Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An Evaluation Framework for Nanotransfer Printing-Based Feature-Level Heterogeneous Integration in VLSI Circuits.

G. Leung, S. Wang, A. Pan, P. Gupta, und C. Chui. IEEE Trans. VLSI Syst., 24 (5): 1858-1870 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yue Wang University of Stuttgart

DuMux 3.4.0H. Wu, B. Becker, S. Burbulla, E. Coltman, S. Emmert, B. Flemisch, D. Gläser, C. Grüninger, K. Heck, J. Hommel und 18 andere Autor(en). Software, (2021)

DuMux 3.4.0H. Wu, B. Becker, S. Burbulla, E. Coltman, S. Emmert, B. Flemisch, D. Gläser, C. Grüninger, K. Heck, J. Hommel und 18 andere Autor(en). Software, (2021)DuMux 3.5.0Y. Wang, S. Ackermann, I. Buntic, H. Claß, E. Coltman, S. Emmert, B. Flemisch, D. Gläser, C. Grüninger, K. Heck und 16 andere Autor(en). Software, (2022)DuMux 3.3.0K. Weishaupt, H. Claß, E. Coltman, S. Emmert, B. Flemisch, D. Gläser, C. Grüninger, K. Heck, T. Jupe, M. Kelm und 11 andere Autor(en). Software, (2020)

Zhe Wang University of Stuttgart

Dr. Dongren Wang University of Stuttgart

Dr. rer. nat. Lei Wang University of Stuttgart

Xiwei Wang University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

PROCEED: A Pareto Optimization-Based Circuit-Level Evaluator for Emerging Devices.S. Wang, A. Pan, C. Chui, und P. Gupta. IEEE Trans. VLSI Syst., 24 (1): 192-205 (2016)An Evaluation Framework for Nanotransfer Printing-Based Feature-Level Heterogeneous Integration in VLSI Circuits.G. Leung, S. Wang, A. Pan, P. Gupta, und C. Chui. IEEE Trans. VLSI Syst., 24 (5): 1858-1870 (2016)Assessing Benefits of a Buried Interconnect Layer in Digital Designs.L. Zhu, Y. Badr, S. Wang, S. Iyer, und P. Gupta. IEEE Trans. on CAD of Integrated Circuits and Systems, 36 (2): 346-350 (2017)MEMRES: A Fast Memory System Reliability Simulator.S. Wang, H. Hu, H. Zheng, und P. Gupta. IEEE Trans. Reliability, 65 (4): 1783-1797 (2016)Regularization-Free Structural Pruning for GPU Inference Acceleration.C. Guo, Y. Yang, L. Zhang, S. Wang, H. Li, K. Long, X. Yin, und C. Zhuo. ISQED, Seite 149-153. IEEE, (2021)MTJ variation monitor-assisted adaptive MRAM write.S. Wang, H. Lee, C. Grezes, P. Khalili, K. Wang, und P. Gupta. DAC, Seite 169:1-169:6. ACM, (2016)PROCEED: A pareto optimization-based circuit-level evaluator for emerging devices.S. Wang, A. Pan, C. Chui, und P. Gupta. ASP-DAC, Seite 818-824. IEEE, (2014)A Word Line Pulse Circuit Technique for Reliable Magnetoelectric Random Access Memory.H. Lee, A. Lee, S. Wang, F. Ebrahimi, P. Gupta, P. Amiri, und K. Wang. IEEE Trans. VLSI Syst., 25 (7): 2027-2034 (2017)Comparative Evaluation of Spin-Transfer-Torque and Magnetoelectric Random Access Memory.S. Wang, H. Lee, F. Ebrahimi, P. Amiri, K. Wang, und P. Gupta. IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (2): 134-145 (2016)Hybrid VC-MTJ/CMOS non-volatile stochastic logic for efficient computing.S. Wang, S. Pal, T. Li, A. Pan, C. Grezes, P. Amiri, K. Wang, und P. Gupta. DATE, Seite 1438-1443. IEEE, (2017)