PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Iyer, Subramanian"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Assessing Benefits of a Buried Interconnect Layer in Digital Designs.

, , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 36 (2): 346-350 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Thirumanikandan Subramanian University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Assessing Benefits of a Buried Interconnect Layer in Digital Designs., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 36 (2): 346-350 (2017)Invited talk: Some challenges in scaling 3D ICs to a broader application set.. 3DIC, Seite TS1.1.1. IEEE, (2015)Bilayer Passivation Film for Cu Interconnects on Si Interconnect Fabric., , und . IRPS, Seite 1-5. IEEE, (2019)Toward Human-Scale Brain Computing Using 3D Wafer Scale Integration., , , und . JETC, 13 (3): 45:1-45:21 (2017)A Declarative System for Multi-database Interoperability., , , und . AMAST, Volume 936 von Lecture Notes in Computer Science, Seite 586-589. Springer, (1995)Prediction of athletes performance using neural networks: An application in cricket team selection., und . Expert Syst. Appl., 36 (3): 5510-5522 (2009)Error Detection Using BMC in a Parallel Environment., , , , und . CHARME, Volume 3725 von Lecture Notes in Computer Science, Seite 354-358. Springer, (2005)Predictive Reachability Using a Sample-Based Approach., , , , und . CHARME, Volume 3725 von Lecture Notes in Computer Science, Seite 388-392. Springer, (2005)Oxygen vacancy traps in Hi-K/Metal gate technologies and their potential for embedded memory applications., , , , , , , , , und 3 andere Autor(en). IRPS, Seite 2. IEEE, (2015)A 14 nm 1.1 Mb Embedded DRAM Macro With 1 ns Access., , , , , , , , , und 12 andere Autor(en). IEEE J. Solid State Circuits, 51 (1): 230-239 (2016)