Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Mixed Mode BIST Scheme Based on Reseeding of Folding Counters., , und . J. Electronic Testing, 17 (3-4): 341-349 (2001)Error Detecting Refreshment for Embedded DRAMs., , , , und . VTS, Seite 384-390. IEEE Computer Society, (1999)Variation-Aware Fault Modeling., , , , , , und . Asian Test Symposium, Seite 87-93. IEEE Computer Society, (2010)Built-in self-diagnosis exploiting strong diagnostic windows in mixed-mode test., , und . European Test Symposium, Seite 1-6. IEEE Computer Society, (2012)Low power embedded DRAMs with high quality error correcting capabilities., und . European Test Symposium, Seite 148-153. IEEE Computer Society, (2005)Data Compression for Multiple Scan Chains Using Dictionaries with Corrections., , und . ITC, Seite 926-935. IEEE Computer Society, (2004)Synthesizing Fast, Online-Testable Control Units., , und . IEEE Design & Test of Computers, 15 (4): 36-41 (1998)The pseudoexhaustive test of sequential circuits., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 11 (1): 26-33 (1992)Design for Small Delay Test - A Simulation Study., und . Microelectronics Reliability, (2018)Foreword., , , , , und . ETS, Seite 1-2. IEEE, (2017)