PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Wei, Gu-Yeon"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A High-Throughput Maximum a Posteriori Probability Detector.

, , und . J. Solid-State Circuits, 43 (8): 1846-1858 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wei Yu University of Stuttgart

Do Yeon Kim University of Stuttgart

Li-Wei Chen University of Stuttgart

Yasemin Gündüz University of Stuttgart

Yanan Guo University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Automating Design of Voltage Interpolation to Address Process Variations., , , und . IEEE Trans. VLSI Syst., 19 (3): 383-396 (2011)Pipelined parallel architecture for high throughput MAP detectors., , und . ISCAS (2), Seite 505-508. IEEE, (2004)Replacing 6T SRAMs with 3T1D DRAMs in the L1 Data Cache to Combat Process Variability., , , und . IEEE Micro, 28 (1): 60-68 (2008)Helix: Making the Extraction of Thread-Level Parallelism Mainstream., , , , und . IEEE Micro, 32 (4): 8-18 (2012)Predicting Voltage Droops Using Recurring Program and Microarchitectural Event Activity., , , , , und . IEEE Micro, 30 (1): 110 (2010)Voltage Smoothing: Characterizing and Mitigating Voltage Noise in Production Processors via Software-Guided Thread Scheduling., , , , , , und . MICRO, Seite 77-88. IEEE Computer Society, (2010)Process Variation Tolerant 3T1D-Based Cache Architectures., , , und . MICRO, Seite 15-26. IEEE Computer Society, (2007)Digital wireline and PLL techniques., und . CICC, IEEE, (2009)A 8×5 Gb/s source-synchronous receiver with clock generator phase error correction., , und . CICC, Seite 459-462. IEEE, (2008)Understanding voltage variations in chip multiprocessors using a distributed power-delivery network., , , , und . DATE, Seite 624-629. EDA Consortium, San Jose, CA, USA, (2007)