Autor der Publikation

Understanding voltage variations in chip multiprocessors using a distributed power-delivery network.

, , , , und . DATE, Seite 624-629. EDA Consortium, San Jose, CA, USA, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Pipelined parallel architecture for high throughput MAP detectors., , und . ISCAS (2), Seite 505-508. IEEE, (2004)A Highly Digital MDLL-Based Clock Multiplier That Leverages a Self-Scrambling Time-to-Digital Converter to Achieve Subpicosecond Jitter Performance., , , und . J. Solid-State Circuits, 43 (4): 855-863 (2008)An 8×5 Gb/s Parallel Receiver With Collaborative Timing Recovery., , , und . J. Solid-State Circuits, 44 (11): 3120-3130 (2009)DNN Engine: A 28-nm Timing-Error Tolerant Sparse Deep Neural Network Processor for IoT Applications., , , und . J. Solid-State Circuits, 53 (9): 2722-2731 (2018)Process Variation Tolerant 3T1D-Based Cache Architectures., , , und . MICRO, Seite 15-26. IEEE Computer Society, (2007)Voltage Smoothing: Characterizing and Mitigating Voltage Noise in Production Processors via Software-Guided Thread Scheduling., , , , , , und . MICRO, Seite 77-88. IEEE Computer Society, (2010)Network Pruning for Low-Rank Binary Indexing., , , , und . CoRR, (2019)Structured Compression by Unstructured Pruning for Sparse Quantized Neural Networks., , , , , und . CoRR, (2019)Assisting High-Level Synthesis Improve SpMV Benchmark Through Dynamic Dependence Analysis., , , , und . IEEE Trans. on Circuits and Systems, 65-II (10): 1440-1444 (2018)A 8×5 Gb/s source-synchronous receiver with clock generator phase error correction., , und . CICC, Seite 459-462. IEEE, (2008)