Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Understanding voltage variations in chip multiprocessors using a distributed power-delivery network.

M. Gupta, J. Oatley, R. Joseph, G. Wei, und D. Brooks. DATE, Seite 624-629. EDA Consortium, San Jose, CA, USA, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shriya Gupta University of Stuttgart

Kirti Sharma University of Stuttgart

Isha Sharma University of Stuttgart

Kanuj Sharma University of Stuttgart

Ratnesh Kumar Gupta University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Power management of multi-core chips: Challenges and pitfalls.P. Bose, A. Buyuktosunoglu, J. Darringer, M. Gupta, M. Healy, H. Jacobson, I. Nair, J. Rivers, J. Shin, A. Vega und 1 andere Autor(en). DATE, Seite 977-982. IEEE, (2012)Understanding voltage variations in chip multiprocessors using a distributed power-delivery network.M. Gupta, J. Oatley, R. Joseph, G. Wei, und D. Brooks. DATE, Seite 624-629. EDA Consortium, San Jose, CA, USA, (2007)Predicting Voltage Droops Using Recurring Program and Microarchitectural Event Activity.V. Reddi, M. Gupta, G. Holloway, M. Smith, G. Wei, und D. Brooks. IEEE Micro, 30 (1): 110 (2010)Towards a software approach to mitigate voltage emergencies.M. Gupta, K. Rangan, M. Smith, G. Wei, und D. Brooks. ISLPED, Seite 123-128. ACM, (2007)Performance Implications of Periodic Checkpointing on Large-Scale Cluster Systems.A. Oliner, R. Sahoo, J. Moreira, und M. Gupta. IPDPS, IEEE Computer Society, (2005)Error Tolerance in Server Class Processors.J. Rivers, M. Gupta, J. Shin, P. Kudva, und P. Bose. IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (7): 945-959 (2011)System level analysis of fast, per-core DVFS using on-chip switching regulators.W. Kim, M. Gupta, G. Wei, und D. Brooks. HPCA, Seite 123-134. IEEE Computer Society, (2008)Resilient Architecture Design for Voltage VariationV. Reddi, und M. Gupta. Synthesis Lectures on Computer Architecture Morgan & Claypool Publishers, (2013)Configurable Detection of SDC-causing Errors in Programs.Q. Lu, G. Li, K. Pattabiraman, M. Gupta, und J. Rivers. ACM Trans. Embedded Comput. Syst., 16 (3): 88:1-88:25 (2017)GPUVolt: modeling and characterizing voltage noise in GPU architectures.J. Leng, Y. Zu, M. Rhu, M. Gupta, und V. Reddi. ISLPED, Seite 141-146. ACM, (2014)