Autor der Publikation

Replacing 6T SRAMs with 3T1D DRAMs in the L1 Data Cache to Combat Process Variability.

, , , und . IEEE Micro, 28 (1): 60-68 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Liang, Xiaoyao
Eine Person hinzufügen mit dem Namen Liang, Xiaoyao
 

Weitere Publikationen von Autoren mit dem selben Namen

Compiler assisted dynamic register file in GPGPU., , , und . ISLPED, Seite 3-8. IEEE, (2013)Bank Stealing for a Compact and Efficient Register File Architecture in GPGPU., , , , , , und . IEEE Trans. VLSI Syst., 25 (2): 520-533 (2017)Design and test strategies for microarchitectural post-fabrication tuning., , , und . ICCD, Seite 84-90. IEEE Computer Society, (2009)On Quality Trade-off Control for Approximate Computing Using Iterative Training., , , , , , und . DAC, Seite 52:1-52:6. ACM, (2017)Approximate Random Dropout., , , , , , , und . CoRR, (2018)Microarchitecture parameter selection to optimize system performance under process variation., und . ICCAD, Seite 429-436. ACM, (2006)MicroFix: exploiting path-grained timing adaptability for improving power-performance efficiency., , , , und . ISLPED, Seite 395-400. ACM, (2009)Efficient graph computation on hybrid CPU and GPU systems., , , , und . The Journal of Supercomputing, 71 (4): 1563-1586 (2015)CGSharing: Efficient content sharing in GPU-based cloud gaming., , , und . ISLPED, Seite 171-176. IEEE, (2015)On microarchitectural modeling for CNFET-based circuits., , , , und . SoCC, Seite 356-361. IEEE, (2015)