PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Sobti, Kanwaldeep"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Automated Framework for Accelerating Numerical Algorithms on Reconfigurable Platforms Using Algorithmic/Architectural Optimization.

, , , , , , , , , und . IEEE Trans. Computers, 58 (12): 1654-1667 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Sobti, Kanwaldeep
Eine Person hinzufügen mit dem Namen Sobti, Kanwaldeep
 

Weitere Publikationen von Autoren mit dem selben Namen

Accurate Area, Time and Power Models for FPGA-Based Implementations., , , und . Signal Processing Systems, 63 (1): 39-50 (2011)TANOR: A Tool for Accelerating N-Body Simulations on Reconfigurable Platforms., , , , , , , , , und . FPL, Seite 68-73. IEEE, (2007)Structural tests of slave clock gating in low-power flip-flop., , , , und . VTS, Seite 254-259. IEEE Computer Society, (2011)An Automated Framework for Accelerating Numerical Algorithms on Reconfigurable Platforms Using Algorithmic/Architectural Optimization., , , , , , , , , und . IEEE Trans. Computers, 58 (12): 1654-1667 (2009)Geometric Tiling for Reducing Power Consumption in Structured Matrix Operations., , , , , , , , , und . SoCC, Seite 113-114. IEEE, (2006)Accurate models for estimating area and power of FPGA implementations., , und . ICASSP, Seite 1417-1420. IEEE, (2008)Efficient Function Evaluations with Lookup Tables for Structured Matrix Operations., , , , , , , , , und . SiPS, Seite 463-468. IEEE, (2007)The scan-DFT features of AMD's next-generation microprocessor core., , , , , , , , und . ITC, Seite 39-48. IEEE Computer Society, (2010)