PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Chakrabarti, Chaitali"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Accurate models for estimating area and power of FPGA implementations.

, , und . ICASSP, Seite 1417-1420. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Chakrabarti, Chaitali
Eine Person hinzufügen mit dem Namen Chakrabarti, Chaitali
 

Weitere Publikationen von Autoren mit dem selben Namen

AnySP: Anytime Anywhere Anyway Signal Processing., , , , , und . IEEE Micro, 30 (1): 81-91 (2010)SODA: A High-Performance DSP Architecture for Software-Defined Radio., , , , , , , und . IEEE Micro, 27 (1): 114-123 (2007)An Efficient Control Point Insertion Technique for Leakage Reduction of Scaled CMOS Circuits., und . IEEE Trans. on Circuits and Systems, 52-II (8): 496-500 (2005)Multidimensional DFT IP Generator for FPGA Platforms., , , und . IEEE Trans. on Circuits and Systems, 58-I (4): 755-764 (2011)An Automated Framework for Accelerating Numerical Algorithms on Reconfigurable Platforms Using Algorithmic/Architectural Optimization., , , , , , , , , und . IEEE Trans. Computers, 58 (12): 1654-1667 (2009)Automatic antenna-tuning unit for software-defined and cognitive radio., , , , und . Wireless Communications and Mobile Computing, 7 (9): 1103-1115 (2007)Architectures for hierarchical and other block matching algorithms., und . IEEE Trans. Circuits Syst. Video Techn., 5 (6): 477-489 (1995)A Survey on Lifting-based Discrete Wavelet Transform Architectures., und . VLSI Signal Processing, 42 (3): 321-339 (2006)A coprocessor architecture for fast protein structure prediction., , , und . Pattern Recognition, 39 (12): 2494-2505 (2006)Geometric Tiling for Reducing Power Consumption in Structured Matrix Operations., , , , , , , , , und . SoCC, Seite 113-114. IEEE, (2006)