Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Multi-Phase 1 GHz Voltage Doubler Charge Pump in 32 nm Logic Process.

D. Somasekhar, B. Srinivasan, G. Pandya, F. Hamzaoglu, M. Khellah, T. Karnik, und K. Zhang. J. Solid-State Circuits, 45 (4): 751-758 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kevin Gutsche University of Stuttgart

Shuai Zhang University of Stuttgart

Guanhua Zhang University of Stuttgart

Kevin Bareiß University of Stuttgart

Kevin Schlegel University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Unsignalized intersections: Can ITS offer improved efficiency and safety?N. Zhang, W. Zhang, J. Li, und K. Zhang. ITSC, Seite 1948-1953. IEEE, (2011)Foreword: Silicon systems for the Internet of Everything.K. Zhang. ISSCC, Seite 5. IEEE, (2016)Bit Cell Optimizations and Circuit Techniques for Nanoscale SRAM Design.F. Hamzaoglu, Y. Wang, P. Kolar, L. Wei, Y. Ng, U. Bhattacharya, und K. Zhang. IEEE Design & Test of Computers, 28 (1): 22-31 (2011)A 3.8 GHz 153 Mb SRAM Design With Dynamic Stability Enhancement and Leakage Reduction in 45 nm High-k Metal Gate CMOS Technology.F. Hamzaoglu, K. Zhang, Y. Wang, H. Ahn, U. Bhattacharya, Z. Chen, Y. Ng, A. Pavlov, K. Smits, und M. Bohr. J. Solid-State Circuits, 44 (1): 148-154 (2009)A 1.1 GHz 12 µA/Mb-Leakage SRAM Design in 65 nm Ultra-Low-Power CMOS Technology With Integrated Leakage Reduction for Mobile Applications.Y. Wang, H. Ahn, U. Bhattacharya, Z. Chen, T. Coan, F. Hamzaoglu, W. Hafez, C. Jan, P. Kolar, S. Kulkarni und 7 andere Autor(en). J. Solid-State Circuits, 43 (1): 172-179 (2008)Process, Temperature, and Supply-Noise Tolerant 45nm Dense Cache Arrays With Diffusion-Notch-Free (DNF) 6T SRAM Cells and Dynamic Multi-Vcc Circuits.M. Khellah, N. Kim, Y. Ye, D. Somasekhar, T. Karnik, N. Borkar, G. Pandya, F. Hamzaoglu, T. Coan, Y. Wang und 3 andere Autor(en). J. Solid-State Circuits, 44 (4): 1199-1208 (2009)Circuit Design in Nano-Scale CMOS Technologies.K. Zhang. A-SSCC, Seite 1-4. IEEE, (2018)Flexible Network Interface (FNI): A Mission-centric Integration Framework for Next Generation DoD SATCOM Networks.J. Vanderpoorten, J. Lyke, D. Brunnenmeyer, K. Zhang, D. Fronterhouse, J. Kidder, und J. Laing. MILCOM, Seite 91-95. IEEE, (2021)A 4.6GHz 162Mb SRAM design in 22nm tri-gate CMOS technology with integrated active VMIN-enhancing assist circuitry.E. Karl, Y. Wang, Y. Ng, Z. Guo, F. Hamzaoglu, U. Bhattacharya, K. Zhang, K. Mistry, und M. Bohr. ISSCC, Seite 230-232. IEEE, (2012)Embedded Memory Design for Nano-Scale VLSI Systems (Forum).K. Zhang. ISSCC, Seite 650-651. IEEE, (2008)