PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Bhardwaj, Sarvesh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Multi-Attribute Optimization with Application to Leakage-Delay Trade-Offs Using Utility Theory.

, und . J. Low Power Electronics, 4 (1): 68-80 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Bhardwaj, Sarvesh
Eine Person hinzufügen mit dem Namen Bhardwaj, Sarvesh
 

Weitere Publikationen von Autoren mit dem selben Namen

AU: Timing Analysis Under Uncertainty., , und . ICCAD, Seite 615-620. IEEE Computer Society / ACM, (2003)The Impact of NBTI Effect on Combinational Circuit: Modeling, Simulation, and Analysis., , , , , und . IEEE Trans. VLSI Syst., 18 (2): 173-183 (2010)Formalizing designer's preferences for multiattribute optimization with application to leakage-delay tradeoffs., und . ICCAD, Seite 713-718. IEEE Computer Society, (2005)A Unified Approach for Full Chip Statistical Timing and Leakage Analysis of Nanoscale Circuits Considering Intradie Process Variations., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (10): 1812-1825 (2008)Power Reduction of Functional Units Considering Temperature and Process Variations., , , und . VLSI Design, Seite 533-539. IEEE Computer Society, (2008)Temperature and Process Variations Aware Power Gating of Functional Units., , , , und . VLSI Design, Seite 515-520. IEEE Computer Society, (2008)Efficient Algorithms for Identifying the Minimum Leakage States in CMOS Combinational Logic., , und . VLSI Design, Seite 240-. IEEE Computer Society, (2004)Secure and Robust Localization in a Wireless Ad Hoc Environment., , und . IEEE Trans. Vehicular Technology, 58 (3): 1480-1489 (2009)Statistical Leakage Minimization of Digital Circuits Using Gate Sizing, Gate Length Biasing, Threshold Voltage Selection., , und . J. Low Power Electronics, 2 (2): 240-250 (2006)An efficient combinationality check technique for the synthesis of cyclic combinational circuits., , , , und . ASP-DAC, Seite 212-215. ACM Press, (2005)