PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Bhardwaj, Sarvesh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Secure and Robust Localization in a Wireless Ad Hoc Environment.

, , und . IEEE Trans. Vehicular Technology, 58 (3): 1480-1489 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Bhardwaj, Sarvesh
Eine Person hinzufügen mit dem Namen Bhardwaj, Sarvesh
 

Weitere Publikationen von Autoren mit dem selben Namen

Secure and Robust Localization in a Wireless Ad Hoc Environment., , und . IEEE Trans. Vehicular Technology, 58 (3): 1480-1489 (2009)Statistical Leakage Minimization of Digital Circuits Using Gate Sizing, Gate Length Biasing, Threshold Voltage Selection., , und . J. Low Power Electronics, 2 (2): 240-250 (2006)A framework for statistical timing analysis using non-linear delay and slew models., , und . ICCAD, Seite 225-230. ACM, (2006)An efficient combinationality check technique for the synthesis of cyclic combinational circuits., , , , und . ASP-DAC, Seite 212-215. ACM Press, (2005)Statistical leakage minimization through joint selection of gate sizes, gate lengths and threshold voltage., , und . ASP-DAC, Seite 953-958. IEEE, (2006)Efficient Algorithms for Identifying the Minimum Leakage States in CMOS Combinational Logic., , und . VLSI Design, Seite 240-. IEEE Computer Society, (2004)Leakage Minimization of Digital Circuits Using Gate Sizing in the Presence of Process Variations., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (3): 445-455 (2008)Multi-Attribute Optimization with Application to Leakage-Delay Trade-Offs Using Utility Theory., und . J. Low Power Electronics, 4 (1): 68-80 (2008)LOTUS: Leakage Optimization under Timing Uncertainty for Standard-cell designs., , und . ISQED, Seite 717-722. IEEE Computer Society, (2006)Modeling of intra-die process variations for accurate analysis and optimization of nano-scale circuits., , , und . DAC, Seite 791-796. ACM, (2006)