Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

LOTUS: Leakage Optimization under Timing Uncertainty for Standard-cell designs.

S. Bhardwaj, Y. Cao, und S. Vrudhula. ISQED, Seite 717-722. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

K. Stahl

B. Schlecht

K. Lindow

K. Gaiser

Max B. Schäfer

Weitere Publikationen von Autoren mit dem selben Namen

Spintronic Threshold Logic Array (STLA) - A compact, low leakage, non-volatile gate array architecture.N. Nukala, N. Kulkarni, und S. Vrudhula. J. Parallel Distrib. Comput., 74 (6): 2452-2460 (2014)Reducing Functional Unit Power Consumption and its Variation Using Leakage Sensors.A. Shrivastava, D. Kannan, S. Bhardwaj, und S. Vrudhula. IEEE Trans. VLSI Syst., 18 (6): 988-997 (2010)Maximizing performance of thermally constrained multi-core processors by dynamic voltage and frequency control.V. Hanumaiah, S. Vrudhula, und K. Chatha. ICCAD, Seite 310-313. ACM, (2009)Neurophysics-inspired parallel architecture with resistive crosspoint array for dictionary learning.D. Kadetotad, Z. Xu, A. Mohanty, P. Chen, B. Lin, J. Ye, S. Vrudhula, S. Yu, Y. Cao, und J. sun Seo. BioCAS, Seite 536-539. IEEE, (2014)A Fast and Accurate approach for Full Chip Leakage Analysis of Nano-scale circuits considering Intra-die Correlations.S. Bhardwaj, und S. Vrudhula. VLSI Design, Seite 589-594. IEEE Computer Society, (2007)Dynamic and leakage power reduction of ASICs using configurable threshold logic gates.J. Yang, J. Davis, N. Kulkarni, J. sun Seo, und S. Vrudhula. CICC, Seite 1-4. IEEE, (2015)Enabling Multithreading on CGRAs.A. Shrivastava, J. Pager, R. Jeyapaul, M. Hamzeh, und S. Vrudhula. ICPP, Seite 255-264. IEEE Computer Society, (2011)Fast and Accurate Prediction of the Steady-State Throughput of Multicore Processors Under Thermal Constraints.R. Rao, und S. Vrudhula. IEEE Trans. on CAD of Integrated Circuits and Systems, 28 (10): 1559-1572 (2009)Energy-Optimal Speed Control of a Generic Device.R. Rao, und S. Vrudhula. IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (12): 2737-2746 (2006)Reliability-aware thermal management for hard real-time applications on multi-core processors.V. Hanumaiah, und S. Vrudhula. DATE, Seite 137-142. IEEE, (2011)