Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

As-grown donor-like traps in low-k dielectrics and their impact on intrinsic TDDB reliability.

B. Tang, K. Croes, Y. Barbarin, Y. Wang, R. Degraeve, Y. Li, M. Toledano-Luque, T. Kauerauf, J. Bömmels, Z. Tokei, und I. Wolf. Microelectronics Reliability, 54 (9-10): 1675-1679 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. rer. nat. Ingrid Weiß University of Stuttgart

Ingrid Eipper University of Stuttgart

Ingrid Albright University of Stuttgart

Thomas Wolfram University of Stuttgart

Martin Wolf University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Evaluation of via density and low-k Young's modulus influence on mechanical performance of advanced node multi-level Back-End-Of-Line.L. Kljucar, M. Gonzalez, I. Wolf, K. Croes, J. Bömmels, und Z. Tokei. Microelectronics Reliability, (2016)Investigation of stress in shallow trench isolation using UV micro-Raman spectroscopy.K. Dombrowski, B. Dietrich, I. Wolf, R. Rooyackers, und G. Badenes. Microelectronics Reliability, 41 (4): 511-515 (2001)Processing assessment and adhesion evaluation of copper through-silicon vias (TSVs) for three-dimensional stacked-integrated circuit (3D-SIC) architectures.Y. Yang, R. Labie, F. Ling, C. Zhao, A. Radisic, J. Olmen, Y. Travaly, B. Verlinden, und I. Wolf. Microelectronics Reliability, 50 (9-11): 1636-1640 (2010)Reliability Challenges Related to TSV Integration and 3-D Stacking.K. Croes, J. Messemaeker, Y. Li, W. Guo, O. Pedreira, V. Cherman, M. Stucchi, I. Wolf, und E. Beyne. IEEE Design & Test, 33 (3): 37-45 (2016)3D integration: Circuit design, test, and reliability challenges.N. Minas, I. Wolf, E. Marinissen, M. Stucchi, H. Oprins, A. Mercha, G. der Plas, D. Velenis, und P. Marchal. IOLTS, Seite 217. IEEE Computer Society, (2010)Copper Through Silicon Vias Studied by Photo-elastic Scanning Infrared Microscopy.M. Herms, M. Wagner, und I. Wolf. Microelectronics Reliability, (2016)Influence of test structure design on stress-induced-voiding using an experimentally validated Finite Element Modeling approach.M. Lofrano, K. Croes, I. Wolf, und C. Wilson. Microelectronics Reliability, 51 (9-11): 1578-1581 (2011)MEMS packaging and reliability: An undividable couple.H. Tilmans, J. Coster, P. Helin, V. Cherman, A. Jourdain, P. Moor, B. Vandevelde, N. Pham, J. Zekry, A. Witvrouw und 1 andere Autor(en). Microelectronics Reliability, 52 (9-10): 2228-2234 (2012)Photon emission as a characterization tool for bipolar parasitics in FinFET technology.A. Beyreuther, N. Herfurth, E. Amini, T. Nakamura, I. Wolf, und C. Boit. Microelectronics Reliability, (2018)Method to assess the impact of LER and spacing variation on BEOL dielectric reliability using 2D-field simulations for <20nm spacing.D. Kocaay, P. Roussel, K. Croes, I. Ciofi, A. Lesniewska, und I. Wolf. IRPS, Seite 10-1. IEEE, (2018)