Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Statistical degradation analysis of digital CMOS IC's., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 12 (6): 837-844 (1993)Impact of Synthesis Constraints on Error Propagation Probability of Digital Circuits., , , und . DFT, Seite 103-111. IEEE Computer Society, (2011)Single-Event Effects Analysis of a Pulse Width Modulator IC in a DC/DC Converter., , , , , , , und . J. Electronic Testing, 28 (6): 877-883 (2012)Multi-cell soft errors at the 16-nm FinFET technology node., , , , , , und . IRPS, Seite 4. IEEE, (2015)Soft Error Performance of High-Speed Pulsed-DICE-Latch Design in 16 nm and 7 nm FinFET Processes., , , und . IRPS, Seite 1-4. IEEE, (2019)Alpha Particle Soft-Error Rates for D-FF Designs in 16-Nm and 7-Nm Bulk FinFET Technologies., , , , , , und . IRPS, Seite 1-5. IEEE, (2019)Single-Event Transient Measurements on a DC/DC Pulse Width Modulator Using Heavy Ion, Proton, and Pulsed Laser., , , , , , , , und . J. Electron. Test., 30 (1): 149-154 (2014)Performance, Metastability, and Soft-Error Robustness Trade-offs for Flip-Flops in 40 nm CMOS., , , , , , und . IEEE Trans. on Circuits and Systems, 59-I (8): 1626-1634 (2012)Multi-level qualitative reasoning applied to CMOS digital circuits., , und . AI in Engineering, 7 (3): 125-137 (1992)An efficient technique to select logic nodes for single event transient pulse-width reduction., , , , , , und . Microelectronics Reliability, 53 (1): 114-117 (2013)