Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Test exploration and validation using transaction level models., , , , , , , und . DATE, Seite 1250-1253. IEEE, (2009)OTERA: Online test strategies for reliable reconfigurable architectures - Invited paper for the AHS-2012 special session "Dependability by reconfigurable hardware"., , , , , , und . AHS, Seite 38-45. IEEE, (2012)Modeling, verification and pattern generation for reconfigurable scan networks., , und . ITC, Seite 1-9. IEEE Computer Society, (2012)FAST-BIST: Faster-than-at-Speed BIST targeting hidden delay defects., , , , , und . ITC, Seite 1-8. IEEE Computer Society, (2014)Scan pattern retargeting and merging with reduced access time., , und . ETS, Seite 1-7. IEEE Computer Society, (2013)Power-aware test generation with guaranteed launch safety for at-speed scan testing., , , , , , , und . VTS, Seite 166-171. IEEE Computer Society, (2011)An on-chip self-test architecture with test patterns recorded in scan chains., , und . ITC, Seite 1-10. IEEE, (2016)Efficient fault simulation on many-core processors., , , und . DAC, Seite 380-385. ACM, (2010)Online Prevention of Security Violations in Reconfigurable Scan Networks, , , , , und . 2018 23rd IEEE European Test Symposium (ETS), IEEE, (2018)Structure-Oriented Test of Reconfigurable Scan Networks, , und . 2017 IEEE 26th Asian Test Symposium (ATS), Seite 127-132. Piscataway, IEEE, (2017)