Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 45 nm Resilient Microprocessor Core for Dynamic Variation Tolerance.

K. Bowman, J. Tschanz, S. Lu, P. Aseron, M. Khellah, A. Raychowdhury, B. Geuskens, C. Tokunaga, C. Wilkerson, T. Karnik, und V. De. J. Solid-State Circuits, 46 (1): 194-208 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. James Foster University of Stuttgart

Samuel James Tovey University of Stuttgart

Tim W{\"{u}}rtele

Tim W{\"{u}}rtele

Kent W. Stewart

Weitere Publikationen von Autoren mit dem selben Namen

Tunable Replica Bits for Dynamic Variation Tolerance in 8T SRAM Arrays.A. Raychowdhury, B. Geuskens, K. Bowman, J. Tschanz, S. Lu, T. Karnik, M. Khellah, und V. De. J. Solid-State Circuits, 46 (4): 797-805 (2011)Energy-Efficient and Metastability-Immune Resilient Circuits for Dynamic Variation Tolerance.K. Bowman, J. Tschanz, N. Kim, J. Lee, C. Wilkerson, S. Lu, T. Karnik, und V. De. J. Solid-State Circuits, 44 (1): 49-63 (2009)A Variation-Adaptive Integrated Computational Digital LDO in 22nm CMOS with Fast Transient Response.K. Ahmed, H. Krishnamurthy, C. Augustine, X. Liu, S. Weng, K. Ravichandran, J. Tschanz, und V. De. VLSI Circuits, Seite 124-. IEEE, (2019)Resilient microprocessor design for improving performance and energy efficiency.K. Bowman, und J. Tschanz. ICCAD, Seite 85-88. IEEE, (2010)A Digitally Controlled Fully Integrated Voltage Regulator With 3-D-TSV-Based On-Die Solenoid Inductor With a Planar Magnetic Core for 3-D-Stacked Die Applications in 14-nm Tri-Gate CMOS.H. Krishnamurthy, S. Weng, G. Matthew, N. Desai, R. Saraswat, K. Ravichandran, J. Tschanz, und V. De. J. Solid-State Circuits, 53 (4): 1038-1048 (2018)Reducing the Effective Coupling Capacitance in Buses Using Threshold Voltage Adjustment Techniques.M. Ghoneima, Y. Ismail, M. Khellah, J. Tschanz, und V. De. IEEE Trans. on Circuits and Systems, 53-I (9): 1928-1933 (2006)8.6 Enabling wide autonomous DVFS in a 22nm graphics execution core using a digitally controlled hybrid LDO/switched-capacitor VR with fast droop mitigation.S. Kim, Y. Shih, K. Mazumdar, R. Jain, J. Ryan, C. Tokunaga, C. Augustine, J. Kulkarni, K. Ravichandran, J. Tschanz und 2 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)A Low Cost Scheme for Reducing Silent Data Corruption in Large Arithmetic Circuit.A. Pan, J. Tschanz, und S. Kundu. DFT, Seite 343-351. IEEE Computer Society, (2008)Energy-efficient processing through adaptation and resiliency.J. Tschanz. Green Computing Conference, Seite 533. IEEE Computer Society, (2010)Resilient microprocessor design for high performance & energy efficiency.K. Bowman, J. Tschanz, S. Lu, P. Aseron, M. Khellah, A. Raychowdhury, B. Geuskens, C. Tokunaga, C. Wilkerson, T. Karnik und 1 andere Autor(en). ISLPED, Seite 355-356. ACM, (2010)