PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Silberman, Joel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Across the Stack Opportunities for Deep Learning Acceleration.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . ISLPED, Seite 35:1-35:2. ACM, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Joel Kimmich University of Stuttgart

Dr. Soviana Joelie University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Designing for a gigahertz [guTS integer processor]., , , , , , , und . IEEE Micro, 18 (3): 66-74 (1998)Microarchitecture and implementation of the synergistic processor in 65-nm and 90-nm SOI., , , , , , , , , und 19 andere Autor(en). IBM Journal of Research and Development, 51 (5): 529-544 (2007)A 690 ps read-access latency register file for a GHz integer microprocessor., , , , und . ICCD, Seite 6-10. (1998)The circuit design of the synergistic processor element of a CELL processor., , , , , , , , , und 3 andere Autor(en). ICCAD, Seite 111-117. IEEE Computer Society, (2005)Efficient AI System Design With Cross-Layer Approximate Computing., , , , , , , , , und 30 andere Autor(en). Proc. IEEE, 108 (12): 2232-2250 (2020)Power-Conscious Design of the Cell Processor's Synergistic Processor Element., , , , und . IEEE Micro, 25 (5): 10-18 (2005)Design methodology for a 1.0 GHz microprocessor., , , , , , , , , und 5 andere Autor(en). ICCD, Seite 17-23. (1998)"Timing closure by design, " a high frequency microprocessor design methodology., , , , , , , , , und 7 andere Autor(en). DAC, Seite 712-717. ACM, (2000)A 7-nm Four-Core Mixed-Precision AI Chip With 26.2-TFLOPS Hybrid-FP8 Training, 104.9-TOPS INT4 Inference, and Workload-Aware Throttling., , , , , , , , , und 34 andere Autor(en). IEEE J. Solid State Circuits, 57 (1): 182-197 (2022)Thermal analysis of multi-layer functional 3D logic stacks., , , , , , , , und . 3DIC, Seite 1-4. IEEE, (2016)