Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An On-Chip Test Structure and Digital Measurement Method for Statistical Characterization of Local Random Variability in a Process.

S. Mukhopadhyay, K. Kim, K. Jenkins, C. Chuang, und K. Roy. J. Solid-State Circuits, 43 (9): 1951-1963 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

test

Dipl.-Ing. Philipp Tempel

Kinematics and dynamics modeling for real-time simulation of the cable-driven parallel robot IPAnema 3P. Tempel, P. Miermeister, und A. Pott. Proceedings of the 14th IFToMM World Congress, Seite 117-123. Taipei, IFToMM, (2015)

Kinematics and dynamics modeling for real-time simulation of the cable-driven parallel robot IPAnema 3P. Tempel, P. Miermeister, und A. Pott. Proceedings of the 14th IFToMM World Congress, Seite 117-123. Taipei, IFToMM, (2015)SimTech Status Seminar 2014 - Status Update: Improved Modeling of Cables for Kinematics and Dynamics of Light-weight RobotsP. Tempel. (12.12.2014)Design and programming for cable-driven parallel robots in the German pavilion at the EXPO 2015P. Tempel, F. Schnelle, A. Pott, und P. Eberhard. Machines, 3 (3): 223-241 (2015)

Dr. rer. nat. Attila Teleki University of Stuttgart

Dr. -Ing. Kristina Terheiden University of Stuttgart

Marco Testa University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

40 nm Bit-Interleaving 12T Subthreshold SRAM With Data-Aware Write-Assist.Y. Chiu, Y. Hu, M. Tu, J. Zhao, Y. Chu, S. Jou, und C. Chuang. IEEE Trans. on Circuits and Systems, 61-I (9): 2578-2585 (2014)Single-Ended Subthreshold SRAM With Asymmetrical Write/Read-Assist.M. Tu, J. Lin, M. Tsai, S. Jou, und C. Chuang. IEEE Trans. on Circuits and Systems, 57-I (12): 3039-3047 (2010)Reducing parasitic BJT effects in partially depleted SOI digital logic circuits.K. Das, C. Chuang, und R. Brown. Microelectronics Journal, 39 (2): 275-285 (2008)A high-performance low VMIN 55nm 512Kb disturb-free 8T SRAM with adaptive VVSS control.H. Yang, S. Yang, M. Hsia, Y. Lin, Y. Lin, C. Chen, C. Chang, G. Lin, Y. Chen, C. Chuang und 9 andere Autor(en). SoCC, Seite 197-200. IEEE, (2011)SOI Digital Circuits: Design Issues.R. Puri, und C. Chuang. VLSI Design, Seite 474-479. IEEE Computer Society, (2000)All digitally controlled linear voltage regulator with PMOS strength self-calibration for ripple reduction.Y. Kuo, P. Huang, C. Wu, Y. Liang, C. Chuang, Y. Chu, und W. Hwang. VLSI-DAT, Seite 1-4. IEEE, (2015)On-Chip Process Variation Detection and Compensation Using Delay and Slew-Rate Monitoring Circuits.A. Ghosh, R. Rao, C. Chuang, und R. Brown. ISQED, Seite 815-820. IEEE Computer Society, (2008)Testing strategies for a 9T sub-threshold SRAM.H. Yang, C. Lin, H. Chen, M. Chao, M. Tu, S. Jou, und C. Chuang. ITC, Seite 1-10. IEEE Computer Society, (2012)A 0.35 V, 375 kHz, 5.43 µW, 40 nm, 128 kb, symmetrical 10T subthreshold SRAM with tri-state bit-line.S. Wu, C. Lu, M. Tu, H. Huang, K. Lee, Y. Kao, und C. Chuang. Microelectronics Journal, (2016)Self-Repairing SRAM Using On-Chip Detection and Compensation.N. Mojumder, S. Mukhopadhyay, J. Kim, C. Chuang, und K. Roy. IEEE Trans. VLSI Syst., 18 (1): 75-84 (2010)