Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Active Memory Cube: A processing-in-memory architecture for exascale systems.

R. Nair, S. Antão, C. Bertolli, P. Bose, J. Brunheroto, T. Chen, C. Cher, C. Costa, J. Doi, C. Evangelinos, B. Fleischer, T. Fox, D. Gallo, L. Grinberg, J. Gunnels, A. Jacob, P. Jacob, H. Jacobson, T. Karkhanis, C. Kim, J. Moreno, J. O'Brien, M. Ohmacht, Y. Park, D. Prener, B. Rosenburg, K. Ryu, O. Sallenave, M. Serrano, P. Siegl, K. Sugavanam, und Z. Sura. IBM Journal of Research and Development, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Bruce Thomas University of Stuttgart

M. Fittingho

M. Nudischer

M. Kratzer

M. Liewald

Weitere Publikationen von Autoren mit dem selben Namen

Exponent monitoring for low-cost concurrent error detection in FPU control logic.M. Maniatakos, Y. Makris, P. Kudva, und B. Fleischer. VTS, Seite 235-240. IEEE Computer Society, (2011)The IBM eServer z990 floating-point unit.G. Gerwig, H. Wetter, E. Schwarz, J. Haess, C. Krygowski, B. Fleischer, und M. Kroener. IBM Journal of Research and Development, 48 (3-4): 311-322 (2004)Efficient AI System Design With Cross-Layer Approximate Computing.S. Venkataramani, X. Sun, N. Wang, C. Chen, J. Choi, M. Kang, A. Agarwal, J. Oh, S. Jain, T. Babinsky und 30 andere Autor(en). Proc. IEEE, 108 (12): 2232-2250 (2020)A Scalable Multi- TeraOPS Deep Learning Processor Core for AI Trainina and Inference.B. Fleischer, S. Shukla, M. Ziegler, J. Silberman, J. Oh, V. Srinivasan, J. Choi, S. Mueller, A. Agrawal, T. Babinsky und 21 andere Autor(en). VLSI Circuits, Seite 35-36. IEEE, (2018)A 4R2W register file for a 2.3GHz wire-speed POWER™ processor with double-pumped write operation.G. Ditlow, R. Montoye, S. Storino, S. Dance, S. Ehrenreich, B. Fleischer, T. Fox, K. Holmes, J. Mihara, Y. Nakamura und 4 andere Autor(en). ISSCC, Seite 256-258. IEEE, (2011)Low-Cost Concurrent Error Detection for Floating-Point Unit (FPU) Controllers.M. Maniatakos, P. Kudva, B. Fleischer, und Y. Makris. IEEE Trans. Computers, 62 (7): 1376-1388 (2013)Across the Stack Opportunities for Deep Learning Acceleration.V. Srinivasan, B. Fleischer, S. Shukla, M. Ziegler, J. Silberman, J. Oh, J. Choi, S. Mueller, A. Agrawal, T. Babinsky und 21 andere Autor(en). ISLPED, Seite 35:1-35:2. ACM, (2018)Active Memory Cube: A processing-in-memory architecture for exascale systems.R. Nair, S. Antão, C. Bertolli, P. Bose, J. Brunheroto, T. Chen, C. Cher, C. Costa, J. Doi, C. Evangelinos und 22 andere Autor(en). IBM Journal of Research and Development, (2015)Blue Gene: A vision for protein science using a petaflop supercomputer.F. Allen, G. Almási, W. Andreoni, D. Beece, B. Berne, A. Bright, J. Brunheroto, C. Cascaval, J. Castaños, P. Coteus und 42 andere Autor(en). IBM Systems Journal, 40 (2): 310-327 (2001)Static timing analysis for self resetting circuits.V. Narayanan, B. Chappell, und B. Fleischer. ICCAD, Seite 119-126. IEEE Computer Society / ACM, (1996)