Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

FPGA-Efficient Hybrid LUT/CORDIC Architecture.

I. Janiszewski, H. Meuth, und B. Hoppe. FPL, Volume 3203 von Lecture Notes in Computer Science, Seite 933-937. Springer, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dennis Hoppe University of Stuttgart

Dr. rer. nat. Bernhard Schulz University of Stuttgart

Dennis Hoppe

Niklas Hoppe University of Stuttgart

Bernhard Schopfer University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A FPGA Optimised Digital Real-Time Mutichannel Correlator Architecture.C. Jakob, A. Schwarzbacher, B. Hoppe, und R. Peters. DSD, Seite 35-42. IEEE Computer Society, (2007)A single chip 200 MHz digital correlation system for laser spectroscopy with 512 correlation channels.M. Engels, B. Hoppe, H. Meuth, und R. Peters. ISCAS (5), Seite 160-163. IEEE, (1999)FPGA-efficient phase-to-I/Q architecture.I. Janiszewski, H. Meuth, und B. Hoppe. SoCC, Seite 373-376. IEEE, (2004)Transmission gate delay models for circuit optimization.V. Eisele, B. Hoppe, und O. Kiehl. EURO-DAC, Seite 558-562. IEEE Computer Society, (1990)Modelling and Simulation in the Design Flow for Numerically Controlled Oscillators.I. Janiszewski, B. Hoppe, und H. Meuth. ESM, Seite 625-629. SCS Europe, (2002)Optimization of high-speed CMOS logic circuits with analytical models for signal delay, chip area, and dynamic power dissipation.B. Hoppe, G. Neuendorf, D. Schmitt-Landsiedel, und J. Specks. IEEE Trans. on CAD of Integrated Circuits and Systems, 9 (3): 236-247 (1990)Opening a M. Sc. in Electrical Engineering for non-traditional Students.A. Müller, A. Schwarzbacher, und B. Hoppe. iJAC, 5 (2): 15-19 (2012)FPGA-Efficient Hybrid LUT/CORDIC Architecture.I. Janiszewski, H. Meuth, und B. Hoppe. FPL, Volume 3203 von Lecture Notes in Computer Science, Seite 933-937. Springer, (2004)VHDL-Based Design and Design Methodology for Reusable High Performance Direct Digital Frequency Synthesizers.I. Janiszewski, B. Hoppe, und H. Meuth. DAC, Seite 573-578. ACM, (2001)