PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Reorda, Matteo Sonza"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A tester architecture suitable for MEMS calibration and testing.

, , , , , und . ITC, Seite 806. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Matteo Schilirò University of Stuttgart

Matteo Bortoletto University of Stuttgart

Matteo Paltenghi University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

An experimental analysis of the effectiveness of the circular self-test path technique., , und . EURO-DAC, Seite 246-251. IEEE Computer Society, (1994)Verifying Reliability (Dagstuhl Seminar 12341)., , , , und . Dagstuhl Reports, 2 (8): 57-73 (2012)Exploiting an I-IP for In-Field SOC Test., , und . DFT, Seite 404-412. IEEE Computer Society, (2004)On the Automatic Generation of Optimized Software-Based Self-Test Programs for VLIW Processors., , und . IEEE Trans. VLSI Syst., 22 (4): 813-823 (2014)Scan-Chain Intra-Cell Aware Testing., , , , , , und . IEEE Trans. Emerging Topics Comput., 6 (2): 278-287 (2018)Exploiting an infrastructure-intellectual property for systems-on-chip test, diagnosis and silicon debug., , , und . IET Computers & Digital Techniques, 4 (2): 104-113 (2010)A Flexible Framework for the Automatic Generation of SBST Programs., , , , und . IEEE Trans. VLSI Syst., 24 (10): 3055-3066 (2016)New Techniques to Reduce the Execution Time of Functional Test Programs., , , und . IEEE Trans. Computers, 66 (7): 1268-1273 (2017)A Functional Approach for Testing the Reorder Buffer Memory., , , und . J. Electronic Testing, 30 (4): 469-481 (2014)A Low-Cost Reliability vs. Cost Trade-Off Methodology to Selectively Harden Logic Circuits., , , , , und . J. Electronic Testing, 33 (1): 25-36 (2017)