Autor der Publikation

A 4.6mW, 22dBm IIP3 all MOSCAP based 34-314MHz tunable continuous time filter in 65nm.

, und . CICC, Seite 1-4. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Harjani, Ramesh
Eine Person hinzufügen mit dem Namen Harjani, Ramesh
 

Weitere Publikationen von Autoren mit dem selben Namen

Low power implementation of an n-tone Sigma Delta converter., und . ISCAS (1), Seite 461-464. IEEE, (2004)An ISM band CMOS integrated transceiver design for wireless telemetry system., und . ISCAS (4), Seite 694-697. IEEE, (2001)Pulse generator design for UWB IR communication systems., , , und . ISCAS (5), Seite 4381-4384. IEEE, (2005)High-Speed Interconnect Technology: On-Chip and Off-Chip., , und . VLSI Design, Seite 7. IEEE Computer Society, (2005)A 23.5 GHz PLL With an Adaptively Biased VCO in 32 nm SOI-CMOS., , , , , , , , , und 5 andere Autor(en). IEEE Trans. on Circuits and Systems, 60-I (8): 2009-2017 (2013)Optimal test-set generation for parametric fault detection in switched capacitor filters., , und . Asian Test Symposium, Seite 72-77. IEEE Computer Society, (2000)A 5Gbps 0.13μm CMOS pilot-based clock and data recovery scheme for high-speed links., , und . CICC, Seite 125-128. IEEE, (2009)Fully integrated capacitive converter with all digital ripple mitigation., und . CICC, Seite 1-4. IEEE, (2012)Radio receiver techniques., und . CICC, Seite 1. IEEE, (2012)Session 19 - Low power and non-traditional RF tranceivers., und . CICC, IEEE, (2008)