Autor der Publikation

Realizing Cycle Accurate Processor Memory Simulation via Interface Abstraction.

, , und . VLSI Design, Seite 141-146. IEEE Computer Society, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Peddersen, Jorgen
Eine Person hinzufügen mit dem Namen Peddersen, Jorgen
 

Weitere Publikationen von Autoren mit dem selben Namen

MASHfifo: A Hardware-Based Multiple Cache Simulator for Rapid FIFO Cache Analysis., , und . DAC, Seite 200:1-200:6. ACM, (2014)CIPARSim: Cache intersection property assisted rapid single-pass FIFO cache simulation technique., , und . ICCAD, Seite 126-133. IEEE Computer Society, (2011)Low-Impact Processor for Dynamic Runtime Power Management., und . IEEE Design & Test of Computers, 25 (1): 52-62 (2008)DRMA: dynamically reconfigurable MPSoC architecture., , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 239-244. ACM, (2013)Realizing Cycle Accurate Processor Memory Simulation via Interface Abstraction., , und . VLSI Design, Seite 141-146. IEEE Computer Society, (2011)Dueling CLOCK: Adaptive cache replacement policy based on the CLOCK algorithm., , , und . DATE, Seite 920-925. IEEE, (2010)Improved Architectures for Range Encoding in Packet Classification System., , und . NCA, Seite 10-19. IEEE Computer Society, (2010)Energy Driven Application SelfAdaptation., und . VLSI Design, Seite 385-390. IEEE Computer Society, (2007)E-pipeline: elastic hardware/software pipelines on a many-core fabric., , , , , und . DATE, Seite 363-368. ACM, (2015)SCUD: a fast single-pass L1 cache simulation approach for embedded processors with round-robin replacement policy., , , und . DAC, Seite 356-361. ACM, (2010)