PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Parameswaran, Sri"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DRMA: dynamically reconfigurable MPSoC architecture.

, , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 239-244. ACM, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Prashanth Srinivasan University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Guest editorial for special issue on embedded system security., und . Design Autom. for Emb. Sys., 12 (3): 171-172 (2008)A Power-Efficient 5.6-GHz Process-Compensated CMOS Frequency Divider., , und . IEEE Trans. on Circuits and Systems, 54-II (4): 323-327 (2007)Multiprocessor information concealment architecture to prevent power analysis-based side channel attacks., , , und . IET Computers & Digital Techniques, 5 (1): 1-15 (2011)Improved Architectures for Range Encoding in Packet Classification System., , und . NCA, Seite 10-19. IEEE Computer Society, (2010)Specification and Design of Multi-Million Gate SOCs., , , , und . VLSI Design, Seite 18-19. IEEE Computer Society, (2003)Realizing Cycle Accurate Processor Memory Simulation via Interface Abstraction., , und . VLSI Design, Seite 141-146. IEEE Computer Society, (2011)Dynamic encryption key design and management for memory data encryption in embedded systems., , und . ISVLSI, Seite 70-75. IEEE Computer Socity, (2013)Code placement in hardware/software co-synthesis to improve performance and reduce cost.. DATE, Seite 626-632. IEEE Computer Society, (2001)Reli: Hardware/software Checkpoint and Recovery scheme for embedded processors., , und . DATE, Seite 875-880. IEEE, (2012)CSER: HW/SW configurable soft-error resiliency for application specific instruction-set processors., , , , , , , und . DATE, Seite 707-712. EDA Consortium San Jose, CA, USA / ACM DL, (2013)