Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Improving GPGPU Performance via Cache Locality Aware Thread Block Scheduling.

L. Chen, H. Cheng, P. Wang, und C. Yang. IEEE Comput. Archit. Lett., 16 (2): 127-131 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xiaoyu Cheng University of Stuttgart

Tiffany Cheng University of Stuttgart

Univ. -Prof. Dr. Po Wen Cheng University of Stuttgart

Yingxing Cheng University of Stuttgart

Cheng-I Ho University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Memory Latency Reduction via Thread Throttling.H. Cheng, C. Lin, J. Li, und C. Yang. MICRO, Seite 53-64. IEEE Computer Society, (2010)LAP: Loop-Block Aware Inclusion Properties for Energy-Efficient Asymmetric Last Level Caches.H. Cheng, J. Zhao, J. Sampson, M. Irwin, A. Jaleel, Y. Lu, und Y. Xie. ISCA, Seite 103-114. IEEE Computer Society, (2016)EECache: exploiting design choices in energy-efficient last-level caches for chip multiprocessors.H. Cheng, M. Poremba, N. Shahidi, I. Stalev, M. Irwin, M. Kandemir, J. Sampson, und Y. Xie. ISLPED, Seite 303-306. ACM, (2014)Improving GPGPU Performance via Cache Locality Aware Thread Block Scheduling.L. Chen, H. Cheng, P. Wang, und C. Yang. IEEE Comput. Archit. Lett., 16 (2): 127-131 (2017)Adaptive Burst-Writes (ABW): Memory Requests Scheduling to Reduce Write-Induced Interference.H. Cheng, M. Irwin, und Y. Xie. ACM Trans. Design Autom. Electr. Syst., 21 (1): 7:1-7:26 (2015)EECache: A Comprehensive Study on the Architectural Design for Energy-Efficient Last-Level Caches in Chip Multiprocessors.H. Cheng, M. Poremba, N. Shahidi, I. Stalev, M. Irwin, M. Kandemir, J. Sampson, und Y. Xie. TACO, 12 (2): 17:1-17:22 (2015)Sparse ReRAM engine: joint exploration of activation and weight sparsity in compressed neural networks.T. Yang, H. Cheng, C. Yang, I. Tseng, H. Hu, H. Chang, und H. Li. ISCA, Seite 236-249. ACM, (2019)LIRS: Enabling efficient machine learning on NVM-based storage via a lightweight implementation of random shuffling.Z. Ke, H. Cheng, und C. Yang. CoRR, (2018)DL-RSIM: a simulation framework to enable reliable ReRAM-based accelerators for deep learning.M. Lin, H. Cheng, W. Lin, T. Yang, I. Tseng, C. Yang, H. Hu, H. Chang, H. Li, und M. Chang. ICCAD, Seite 31. ACM, (2018)Analyzing OpenCL 2.0 workloads using a heterogeneous CPU-GPU simulator.L. Wang, R. Tsai, S. Wang, K. Chen, P. Wang, H. Cheng, Y. Lee, S. Shu, C. Yang, M. Hsu und 9 andere Autor(en). ISPASS, Seite 127-128. IEEE Computer Society, (2017)