PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "sun Seo, Jae"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low Power and Trusted Machine Learning.

, , , , und . ACM Great Lakes Symposium on VLSI, Seite 515. ACM, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Florian Jaensch University of Stuttgart

Dr. Kaicong Sun University of Stuttgart

Jun. -Prof. Sun Hea Hong University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimizing the Convolution Operation to Accelerate Deep Neural Networks on FPGA., , , und . IEEE Trans. VLSI Syst., 26 (7): 1354-1367 (2018)A Fixed-Point Neural Network Architecture for Speech Applications on Resource Constrained Hardware., , , , , , , und . Signal Processing Systems, 90 (5): 727-741 (2018)Process Scalability of Pulse-Based Circuits for Analog Image Convolution., , , , , , , , , und 3 andere Autor(en). IEEE Trans. on Circuits and Systems, 65-I (9): 2929-2938 (2018)Cases for Analog Mixed Signal Computing Integrated Circuits for Deep Neural Networks., , , , und . VLSI-DAT, Seite 1-2. IEEE, (2019)In situ delay-slack monitor for high-performance processors using an all-digital self-calibrating 5ps resolution time-to-digital converter., , , , , , und . ISSCC, Seite 188-189. IEEE, (2010)A Real-Time 17-Scale Object Detection Accelerator With Adaptive 2000-Stage Classification in 65 nm CMOS., , , , , , und . IEEE Trans. on Circuits and Systems, 66-I (10): 3843-3853 (2019)A 8.93-TOPS/W LSTM Recurrent Neural Network Accelerator Featuring Hierarchical Coarse-Grain Sparsity With All Parameters Stored On-Chip., , , und . ESSCIRC, Seite 119-122. IEEE, (2019)Bi-Level Rare Temporal Pattern Detection., , , und . ICDM, Seite 719-728. IEEE Computer Society, (2016)XNOR-RRAM: A scalable and parallel resistive synaptic architecture for binary neural networks., , , , , und . DATE, Seite 1423-1428. IEEE, (2018)A Parallel RRAM Synaptic Array Architecture for Energy-Efficient Recurrent Neural Networks., , , , und . SiPS, Seite 13-18. IEEE, (2018)