PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Peng, Xiaochen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
XNOR-RRAM: A scalable and parallel resistive synaptic architecture for binary neural networks.

, , , , , und . DATE, Seite 1423-1428. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ke Peng University of Stuttgart

Ruoming Peng University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

NeuroSim: A Circuit-Level Macro Model for Benchmarking Neuro-Inspired Architectures in Online Learning., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 37 (12): 3067-3080 (2018)XNOR-RRAM: A scalable and parallel resistive synaptic architecture for binary neural networks., , , , , und . DATE, Seite 1423-1428. IEEE, (2018)CIMAT: a transpose SRAM-based compute-in-memory architecture for deep neural network on-chip training., , , und . MEMSYS, Seite 490-496. ACM, (2019)Parallelizing SRAM arrays with customized bit-cell for binary neural networks., , , , , , , , und . DAC, Seite 21:1-21:6. ACM, (2018)Design Guidelines of RRAM based Neural-Processing-Unit: A Joint Device-Circuit-Algorithm Analysis., , , , , , , und . DAC, Seite 140. ACM, (2019)A Versatile ReRAM-based Accelerator for Convolutional Neural Networks., , , , und . SiPS, Seite 211-216. IEEE, (2018)X-Point PUF: Exploiting Sneak Paths for a Strong Physical Unclonable Function Design., , , und . IEEE Trans. on Circuits and Systems, 65-I (10): 3459-3468 (2018)MLP+NeuroSimV3.0: Improving On-chip Learning Performance with Device to Algorithm Optimizations., , und . ICONS, Seite 1:1-1:7. ACM, (2019)Fully parallel RRAM synaptic array for implementing binary neural network with (+1, -1) weights and (+1, 0) neurons., , , , , und . ASP-DAC, Seite 574-579. IEEE, (2018)Inference engine benchmarking across technological platforms from CMOS to RRAM., , , , , , , , und . MEMSYS, Seite 471-479. ACM, (2019)