PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Mohanty, Abinash"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Real-Time 17-Scale Object Detection Accelerator With Adaptive 2000-Stage Classification in 65 nm CMOS.

, , , , , , und . IEEE Trans. on Circuits and Systems, 66-I (10): 3843-3853 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sarthak Mohanty University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Technology-design co-optimization of resistive cross-point array for accelerating learning algorithms on chip., , , , , , , , , und . DATE, Seite 854-859. ACM, (2015)Towards Efficient Neural Networks On-a-chip: Joint Hardware-Algorithm Approaches., , , , , und . CoRR, (2019)A Real-Time 17-Scale Object Detection Accelerator With Adaptive 2000-Stage Classification in 65 nm CMOS., , , , , , und . IEEE Trans. on Circuits and Systems, 66-I (10): 3843-3853 (2019)Duty cycle shift under static/dynamic aging in 28nm HK-MG technology., , , , , , und . IRPS, Seite 7. IEEE, (2015)Parallel Architecture With Resistive Crosspoint Array for Dictionary Learning Acceleration., , , , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 5 (2): 194-204 (2015)Algorithm and Hardware Design for Efficient Deep Learning Inference.. Arizona State University, Tempe, USA, (2018)base-search.net (ftarizonastateun:item:51790).RTN in Scaled Transistors for On-Chip Random Seed Generation., , , , und . IEEE Trans. VLSI Syst., 25 (8): 2248-2257 (2017)Towards a Wearable Cough Detector Based on Neural Networks., , , , , , , , , und 3 andere Autor(en). ICASSP, Seite 2161-2165. IEEE, (2018)Throughput-Optimized OpenCL-based FPGA Accelerator for Large-Scale Convolutional Neural Networks., , , , , , , und . FPGA, Seite 16-25. ACM, (2016)A real-time 17-scale object detection accelerator with adaptive 2000-stage classification in 65nm CMOS., , , , , , , , und . ISCAS, Seite 1-4. IEEE, (2017)