Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A digital intensive circuit for low-frequency noise monitoring in 28nm CMOS.

B. Parvais, P. Wambacq, A. Mercha, D. Verkest, A. Thean, K. Sawada, K. Nomoto, T. Oishi, und H. Ammo. A-SSCC, Seite 1-4. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Aaron Krämer University of Stuttgart

Aaron Münzer University of Stuttgart

Aaron Bryant University of Stuttgart

Aaron Götzelmann University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Dimensioning for power and performance under 10nm: The limits of FinFETs scaling.M. Bardon, P. Schuddinck, P. Raghavan, D. Jang, D. Yakimets, A. Mercha, D. Verkest, und A. Thean. ICICDT, Seite 1-4. IEEE, (2015)Modeling FinFET metal gate stack resistance for 14nm node and beyond.K. Miyaguchi, B. Parvais, L. Ragnarsson, P. Wambacq, P. Raghavan, A. Mercha, A. Mocuta, D. Verkest, und A. Thean. ICICDT, Seite 1-4. IEEE, (2015)Active-lite interposer for 2.5 & 3D integration.G. Hellings, M. Scholz, M. Detalle, D. Velenis, M. de Potter de ten Broeck, C. Neve, Y. Li, S. Huylenbroek, S. Chen, E. Marinissen und 5 andere Autor(en). VLSIC, Seite 222-. IEEE, (2015)Low-frequency noise assessment of the transport mechanisms in SiGe channel bulk FinFETs.T. Romeo, L. Pantisano, E. Simoen, R. Krom, M. Togo, N. Horiguchi, J. Mitard, A. Thean, G. Groeseneken, C. Claeys und 1 andere Autor(en). ESSDERC, Seite 330-333. IEEE, (2012)Non-uniform strain in lattice-mismatched heterostructure tunnel field-effect transistors.D. Verreck, A. Verhulst, B. Soree, N. Collaert, A. Mocuta, A. Thean, und G. Groeseneken. ESSDERC, Seite 412-415. IEEE, (2016)A digital intensive circuit for low-frequency noise monitoring in 28nm CMOS.B. Parvais, P. Wambacq, A. Mercha, D. Verkest, A. Thean, K. Sawada, K. Nomoto, T. Oishi, und H. Ammo. A-SSCC, Seite 1-4. IEEE, (2015)System-level assessment and area evaluation of Spin Wave logic circuits.O. Zografos, P. Raghavan, L. Amarù, B. Soree, R. Lauwereins, I. Radu, D. Verkest, und A. Thean. NANOARCH, Seite 25-30. IEEE Computer Society/ACM, (2014)Area and routing efficiency of SWD circuits compared to advanced CMOS.O. Zografos, P. Raghavan, Y. Sherazi, A. Vaysset, F. Ciubatoru, B. Soree, R. Lauwereins, I. Radu, und A. Thean. ICICDT, Seite 1-4. IEEE, (2015)Design Technology co-optimization for N10.J. Ryckaert, P. Raghavan, R. Baert, M. Bardon, M. Dusa, A. Mallik, S. Sakhare, B. Vandewalle, P. Wambacq, B. Chava und 18 andere Autor(en). CICC, Seite 1-8. IEEE, (2014)NBTI in Si0.55Ge0.45 cladding p-FinFETs: Porting the superior reliability from planar to 3D architectures.J. Franco, B. Kaczer, P. Roussel, E. Bury, H. Mertens, R. Ritzenthaler, T. Grasser, N. Horiguchi, A. Thean, und G. Groeseneken. IRPS, Seite 2. IEEE, (2015)