PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Schley, Gert"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cross-layer fault tolerance in networks-on-chip

. Universität Stuttgart, Stuttgart, Dissertation, (2018)
DOI: 10.18419/opus-9955

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Prof. Dr. Gert Denninger University of Stuttgart

Univ. -Prof. a. D. Dr. -Ing. Karl Gertis University of Stuttgart

Apl. Prof. Dr. Hans-Gert Braun University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Degradability Enabled Routing for Network-on-Chip Switches (Routingverfahren zur Unterstützung der Degradierbarkeit von Network-on-Chip Switches)., , und . it - Information Technology, 52 (4): 201-208 (2010)Optimal distribution of privileged nodes in networks-on-chip., und . WISES, Seite 87-92. IEEE, (2011)Optimal placement of vertical connections in 3D Network-on-Chip., , , , , und . Journal of Systems Architecture - Embedded Systems Design, 59 (7): 441-454 (2013)Fault tolerant routing for hierarchically organized networks-on-chip. Präsentation, (2015)On Covering Structural Defects in NoCs by Functional Tests., , , , , , und . ATS, Seite 87-92. IEEE Computer Society, (2014)Multi-Layer Diagnosis for Fault-Tolerant Networks-on-Chip, , , , , und . IEEE transactions on computers, 66 (5): 848-861 (2017)Fault Localizing End-to-End Flow Control Protocol for Networks-on-Chip., , und . PDP, Seite 454-461. IEEE Computer Society, (2013)Practical embedded systems engineering syllabus for graduate students with multidisciplinary backgrounds., , , und . WESE, Seite 1-8. ACM, (2011)Fault tolerant routing for hierarchically organized networks-on-chip, und . 23rd Euromicro International Conference on Parallel, Distributed and Network-Based Processing (PDP), Seite 379-386. Piscataway, NJ, IEEE, (2015)Reconfigurable fault tolerant routing for networks-on-chip with logical hierarchy, , , und . Computers & electrical engineering, (2016)