Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Code Generation for High-Level Synthesis of Multiresolution Applications on FPGAs.

M. Schmid, O. Reiche, C. Schmitt, F. Hannig, und J. Teich. CoRR, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Juhan Frank

Dr. rer. nat. Bettina Frank University of Stuttgart

Lukas Frank University of Stuttgart

Daniel Frank University of Stuttgart

Frank Scheiner University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Efficient Evaluation of Power/Area/Latency Design Trade-Offs for Coarse-Grained Reconfigurable Processor Arrays.D. Kissler, F. Hannig, und J. Teich. J. Low Power Electronics, 7 (1): 29-40 (2011)Introduction to the Special Issue on Testing, prototyping, and debugging of multi-core architectures.F. Hannig, und A. Herkersdorf. Journal of Systems Architecture - Embedded Systems Design, 61 (10): 600 (2015)A holistic approach for tightly coupled reconfigurable parallel processors.H. Dutta, D. Kissler, F. Hannig, A. Kupriyanov, J. Teich, und B. Pottier. Microprocessors and Microsystems - Embedded Hardware Design, 33 (1): 53-62 (2009)A Dynamically Reconfigurable Weakly Programmable Processor Array Architecture Template.D. Kissler, F. Hannig, A. Kupriyanov, und J. Teich. ReCoSoC, Seite 31-37. Univ. Montpellier II, (2006)An Architecture Description Language for Massively Parallel Processor Architectures.A. Kupriyanov, F. Hannig, D. Kissler, J. Teich, R. Schaffer, und R. Merker. MBMV, Seite 11-20. Fraunhofer Institut für Integrierte Schaltungen, (2006)Symbolic inner loop parallelisation for massively parallel processor arrays.A. Tanase, M. Witterauf, J. Teich, und F. Hannig. MEMOCODE, Seite 219-228. IEEE, (2014)Acceleration of Multiresolution Imaging Algorithms: A Comparative Study.R. Membarth, P. Kutzer, H. Dutta, F. Hannig, und J. Teich. ASAP, Seite 211-214. IEEE Computer Society, (2009)A Design Methodology for Hardware Acceleration of Adaptive Filter Algorithms in Image Processing.H. Dutta, F. Hannig, J. Teich, B. Heigl, und H. Hornegger. ASAP, Seite 331-340. IEEE Computer Society, (2006)Domain-specific augmentations for High-Level Synthesis.M. Schmid, A. Tanase, F. Hannig, J. Teich, V. Bhadouria, und D. Ghoshal. ASAP, Seite 173-177. IEEE Computer Society, (2014)Generating Device-specific GPU Code for Local Operators in Medical Imaging.R. Membarth, F. Hannig, J. Teich, M. Körner, und W. Eckert. IPDPS, Seite 569-581. IEEE Computer Society, (2012)