PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "der Plas, Geert Van"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Advanced Planar Bulk and Multigate CMOS Technology: Analog-Circuit Benchmarking up to mm-Wave Frequencies.

, , , , , , , , , , , , , , und . ISSCC, Seite 528-529. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jann Van der Meer University of Stuttgart

Univ. -Prof. Dr. Joris van Slageren University of Stuttgart

Electrocatalytic proton reduction: Metal based fused diporphyrins with proton relays for efficient catalysis, , , , , , , , und . Dataset, (2024)Related to: Chandra, S., Singha Hazari, A., Song, Q., Hunger, D., Neuman, N. I., van Slageren, J., Klemm, E. & Sarkar, B. (2023). Remarkable Enhancement of Catalytic Activity of Cu-Complexes in the Electrochemical Hydrogen Evolution Reaction by Using Triply Fused Porphyrin. ChemSusChem 16, e202201146. doi: 10.1002/cssc.202201146.

Dr. Geert Schellenberg University of Stuttgart

Denis Dertli University of Stuttgart

Nina van den Daele University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

AMGIE-A synthesis environment for CMOS analog integrated circuits., , , , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 20 (9): 1037-1058 (2001)3D integration: Circuit design, test, and reliability challenges., , , , , , , , und . IOLTS, Seite 217. IEEE Computer Society, (2010)A 2.6 mW 6 bit 2.2 GS/s Fully Dynamic Pipeline ADC in 40 nm Digital CMOS., , , , und . J. Solid-State Circuits, 45 (10): 2080-2090 (2010)A 2.2 mW 1.75 GS/s 5 Bit Folding Flash ADC in 90 nm Digital CMOS., , , , und . J. Solid-State Circuits, 44 (3): 874-882 (2009)A 2.4 GHz Low-Power Sixth-Order RF Bandpass ΔΣ Converter in CMOS., , , , , , und . J. Solid-State Circuits, 44 (11): 2873-2880 (2009)SWAN: high-level simulation methodology for digital substrate noise generation., , , , , und . IEEE Trans. VLSI Syst., 14 (1): 23-33 (2006)Architectural Exploration and Design of Time-Interleaved SAR Arrays for Low-Power and High Speed A/D Converters., , , , und . IEICE Transactions, 92-C (6): 843-851 (2009)An 820μW 9b 40MS/s Noise-Tolerant Dynamic-SAR ADC in 90nm Digital CMOS., , , , , und . ISSCC, Seite 238-239. IEEE, (2008)Comparative study of 3D stacked IC and 3D interposer integration: Processing and assembly challenges., , , , , , , und . 3DIC, Seite 1-7. IEEE, (2014)Automated Pathfinding tool chain for 3D-stacked integrated circuits: Practical case study., , , , , , , , und . 3DIC, Seite 1-6. IEEE, (2009)