PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Kuijk, Maarten"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 2.2 mW 1.75 GS/s 5 Bit Folding Flash ADC in 90 nm Digital CMOS.

, , , , und . J. Solid-State Circuits, 44 (3): 874-882 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kuijk, Maarten
Eine Person hinzufügen mit dem Namen Kuijk, Maarten
 

Weitere Publikationen von Autoren mit dem selben Namen

A Low-Complexity, Low-Phase-Noise, Low-Voltage Phase-Aligned Ring Oscillator in 90 nm Digital CMOS., , , , , und . J. Solid-State Circuits, 44 (7): 1942-1949 (2009)A 2.6mW 6b 2.2GS/s 4-times interleaved fully dynamic pipelined ADC in 40nm digital CMOS., , , , und . ISSCC, Seite 296-297. IEEE, (2010)A 5 ps resolution, 8.6 ns delay range digital delay line using combinatorial redundancy., , , und . PRIME, Seite 21-24. IEEE, (2019)Wafer-level package interconnect options., , , , , , und . IEEE Trans. VLSI Syst., 14 (6): 654-659 (2006)A 2.2 mW 1.75 GS/s 5 Bit Folding Flash ADC in 90 nm Digital CMOS., , , , und . J. Solid-State Circuits, 44 (3): 874-882 (2009)A 2.6 mW 6 bit 2.2 GS/s Fully Dynamic Pipeline ADC in 40 nm Digital CMOS., , , , und . J. Solid-State Circuits, 45 (10): 2080-2090 (2010)A 42 mW 200 fs-Jitter 60 GHz Sub-Sampling PLL in 40 nm CMOS., , , , , und . J. Solid-State Circuits, 50 (9): 2025-2036 (2015)Time-Of-Flight distance sensor with enhanced dynamic range., , , und . IJISTA, 5 (3/4): 246-254 (2008)A 1 × 64 Complementary Metal Oxide Semiconductor ranging sensor based on Current-Assisted Photonic Demodulators., , , und . IJISTA, 5 (3/4): 237-245 (2008)A Standardized Knobs and Monitors RTL2RTL Insertion Methodology for Fine Grain SoC Tuning., , , , , und . DSD, Seite 401-408. IEEE Computer Society, (2009)