PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Panth, Shreepad"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design and Analysis of 3D-MAPS (3D Massively Parallel Processor with Stacked Memory).

, , , , , , , , , , , , , , , , , , , , , , und . IEEE Trans. Computers, 64 (1): 112-125 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Panth, Shreepad
Eine Person hinzufügen mit dem Namen Panth, Shreepad
 

Weitere Publikationen von Autoren mit dem selben Namen

Adaptive Regression-Based Thermal Modeling and Optimization for Monolithic 3-D ICs., , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 35 (10): 1707-1720 (2016)High-density integration of functional modules using monolithic 3D-IC technology., , , und . ASP-DAC, Seite 681-686. IEEE, (2013)Scan chain and power delivery network synthesis for pre-bond test of 3D ICs., und . VTS, Seite 26-31. IEEE Computer Society, (2011)TSV Stress-Aware ATPG for 3D Stacked ICs., , , und . Asian Test Symposium, Seite 31-36. IEEE Computer Society, (2012)Power-Performance Study of Block-Level Monolithic 3D-ICs Considering Inter-Tier Performance Variations., , , und . DAC, Seite 62:1-62:6. ACM, (2014)Design and Analysis of 3D-MAPS (3D Massively Parallel Processor with Stacked Memory)., , , , , , , , , und 13 andere Autor(en). IEEE Trans. Computers, 64 (1): 112-125 (2015)Three-Tier 3D ICs for More Power Reduction: Strategies in CAD, Design, and Bonding Selection., , , und . ICCAD, Seite 752-757. IEEE, (2015)Transition delay fault testing of 3D ICs with IR-drop study., und . VTS, Seite 270-275. IEEE Computer Society, (2012)Scan Test of Die Logic in 3-D ICs Using TSV Probing., , , und . IEEE Trans. VLSI Syst., 23 (2): 317-330 (2015)Placement-Driven Partitioning for Congestion Mitigation in Monolithic 3D IC Designs., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (4): 540-553 (2015)