Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

LUT-based FPGA technology mapping under arbitrary net-delay models.

J. Cong, Y. Ding, T. Gao, und K. Chen. Computers & Graphics, 18 (4): 507-516 (1994)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hong Chen University of Stuttgart

Yiyin Chen University of Stuttgart

Jun Chen University of Stuttgart

Lu Chen University of Stuttgart

Yingxing Cheng University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

An Efficient Sequential SAT Solver With Improved Search Strategies.F. Lu, M. Iyer, G. Parthasarathy, L. Wang, K. Cheng, und K. Chen. DATE, Seite 1102-1107. IEEE Computer Society, (2005)Compact Vector Generation for Accurate Power Simulation.S. Huang, K. Chen, K. Cheng, und T. Lee. DAC, Seite 161-164. ACM Press, (1996)Logic Synthesis for Engineering Change.C. Lin, K. Chen, S. Chang, M. Marek-Sadowska, und K. Cheng. DAC, Seite 647-652. ACM Press, (1995)DAG-Map: Graph-Based FPGA Technology Mapping for Delay Optimization.K. Chen, J. Cong, Y. Ding, A. Kahng, und P. Trajmar. IEEE Design & Test of Computers, 9 (3): 7-20 (1992)Incremental logic rectification.S. Huang, K. Chen, und K. Cheng. VTS, Seite 143-149. IEEE Computer Society, (1997)An ATPG-Based Framework for Verifying Sequential Equivalence.S. Huang, K. Cheng, K. Chen, und U. Gläser. ITC, Seite 865-874. IEEE Computer Society, (1996)Efficient Sum-to-One Subsets Algorithm for Logic Optimization.K. Chen, und M. Fujita. DAC, Seite 443-448. (1992)SYLON-DREAM: a multi-level network synthesizer.K. Chen, und S. Muroga. ICCAD, Seite 552-555. IEEE Computer Society, (1989)An Improved Graph-Based FPGA Techology Mapping Algorithm For Delay Optimization.J. Cong, Y. Ding, A. Kahng, P. Trajmar, und K. Chen. ICCD, Seite 154-158. IEEE Computer Society, (1992)On Verifying the Correctness of Retimed Circuits.S. Huang, K. Cheng, und K. Chen. Great Lakes Symposium on VLSI, Seite 277-. IEEE Computer Society, (1996)