Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Clock Tree Resynthesis for Multi-Corner Multi-Mode Timing Closure.

S. Roy, P. Mattheakis, L. Masse-Navette, und D. Pan. IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (4): 589-602 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Richa Roy University of Stuttgart

Ph. D. Sarbani Roy University of Stuttgart

Rajarshi Roy University of Stuttgart

Ranjith Mathew Roy University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Large Scale VLSI Circuit Simulation Using Point Relaxation.S. Roy, Y. Save, H. Narayanan, und S. Patkar. CSC, Seite 343-347. CSREA Press, (2010)Towards Optimal Performance-Area Trade-Off in Adders by Synthesis of Parallel Prefix Structures.S. Roy, M. Choudhury, R. Puri, und D. Pan. IEEE Trans. on CAD of Integrated Circuits and Systems, 33 (10): 1517-1530 (2014)Polynomial Time Algorithm for Area and Power Efficient Adder Synthesis in High-Performance Designs.S. Roy, M. Choudhury, R. Puri, und D. Pan. IEEE Trans. on CAD of Integrated Circuits and Systems, 35 (5): 820-831 (2016)OSFA: a new paradigm of gate-sizing for power/performance optimizations under multiple operating conditions.S. Roy, D. Liu, J. Um, und D. Pan. DAC, Seite 129:1-129:6. ACM, (2015)Catalytic mechanism of salicylate dioxygenase : QM/MM simulations reveal the origin of unexpected regioselectivity of the ring cleavageS. Roy, und J. Kästner. Chemistry - a European journal, 23 (37): 8949-8962 (2017)Clock Tree Resynthesis for Multi-Corner Multi-Mode Timing Closure.S. Roy, P. Mattheakis, L. Masse-Navette, und D. Pan. IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (4): 589-602 (2015)Reliability Aware Gate Sizing Combating NBTI and Oxide Breakdown.S. Roy, und D. Pan. VLSI Design, Seite 38-43. IEEE Computer Society, (2014)CSL: Coordinated and scalable logic synthesis techniques for effective NBTI reduction.C. Lin, S. Roy, C. Wang, D. Pan, und D. Chen. ICCD, Seite 236-243. IEEE Computer Society, (2015)Towards optimal performance-area trade-off in adders by synthesis of parallel prefix structures.S. Roy, M. Choudhury, R. Puri, und D. Pan. DAC, Seite 48:1-48:8. ACM, (2013)Cross-Layer Optimization for High Speed Adders: A Pareto Driven Machine Learning Approach.Y. Ma, S. Roy, J. Miao, J. Chen, und B. Yu. IEEE Trans. on CAD of Integrated Circuits and Systems, 38 (12): 2298-2311 (2019)