Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Adaptive Stackable 3D Cache Architecture for Manycores.

E. Guthmuller, I. Panades, und A. Greiner. ISVLSI, Seite 39-44. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tobias Greiner University of Stuttgart

Joachim Greiner University of Stuttgart

Dipl.-Ing. Benjamin Greiner University of Stuttgart

Dr. -Ing. Dan Mathias Greiner University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Design of a High Complexity Superscalar Microprocessor with the Portable IDPS ASIC Library.A. Greiner, L. Lucas, F. Wajsbürt, und L. Winckel. EDAC-ETC-EUROASIC, Seite 9-13. IEEE Computer Society, (1994)Using C to write portable CMOS VLSI module generators.A. Greiner, und F. Pétrot. EURO-DAC, Seite 676-681. IEEE Computer Society, (1994)RAPID-2, An Object-Oriented Associative Memory Applicable to Genome Data Processing.D. Archambaud, P. Faudemay, und A. Greiner. HICSS (5), Seite 150-159. IEEE Computer Society, (1994)A High Performance Modular Embedded ROM Architecture.M. Duhalde, A. Greiner, und F. Pétrot. ISCAS, Seite 1057-1060. IEEE, (1995)A language to desing generators of analog functions (poster).M. Louërat, T. Nguyen, V. Bourguet, L. de Lamarre, und A. Greiner. FDL, Seite 30-32. ECSI, (2004)MP-SoC Architecture for an Obstacle Detection Application in Pre-Crash Situation.A. Greiner, F. Pétrot, M. Carrier, M. Benabdenbi, R. Chotin-Avot, und R. Labayrade. ReCoSoC, Seite 24-30. Univ. Montpellier II, (2006)Adaptive Stackable 3D Cache Architecture for Manycores.E. Guthmuller, I. Panades, und A. Greiner. ISVLSI, Seite 39-44. IEEE Computer Society, (2012)Exploiting Large Memory Using 32-Bit Energy-Efficient Manycore Architectures.M. Karaoui, P. Peneau, Q. Meunier, F. Wajsbürt, und A. Greiner. MCSoC, Seite 61-68. IEEE Computer Society, (2016)2.3 A 220GOPS 96-Core Processor with 6 Chiplets 3D-Stacked on an Active Interposer Offering 0.6ns/mm Latency, 3Tb/s/mm2 Inter-Chiplet Interconnects and 156mW/mm2@ 82%-Peak-Efficiency DC-DC Converters.P. Vivet, E. Guthmuller, Y. Thonnart, G. Pillonnet, G. Moritz, I. Miro-Panades, C. Tortolero, J. Durupt, C. Bernard, D. Varreau und 18 andere Autor(en). ISSCC, Seite 46-48. IEEE, (2020)GECOS : Mécanisme de synchronisation passant à l'échelle à plusieurs lecteurs et un écrivain pour structures chaînées.M. Karaoui, Q. Meunier, F. Wajsbürt, und A. Greiner. Technique et Science Informatiques, 34 (1-2): 53-78 (2015)