Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Guest Editorial Introduction to the Special Issue on the 2022 IEEE International Solid-State Circuits Conference (ISSCC)

W. Wu, H. Ito, J. Anders, A. Ali, und G. Pillonnet. IEEE journal of solid state circuits, 57 (12): 3509-3513 (2022)
DOI: 10.1109/JSSC.2022.3212205

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mohamed Osama Helal Ahmed University of Stuttgart

Layal Ali University of Stuttgart

A. M. Cooper

A. Laukemann

Ali Salehi University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

High speed pipelined ADCs: Fundamentals and variants.A. Ali. CICC, Seite 1-145. IEEE, (2018)A 14-bit 2.5GS/s and 5GS/s RF sampling ADC with background calibration and dither.A. Ali, H. Dinc, P. Bhoraskar, S. Puckett, A. Morgan, N. Zhu, Q. Yu, C. Dillon, B. Gray, J. Lanford und 7 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2016)A 14-bit 125 MS/s IF/RF sampling pipelined A/D converter.A. Ali, C. Dillon, R. Sneed, A. Morgan, J. Kornblum, L. Wu, und S. Bardsley. CICC, Seite 391-394. IEEE, (2005)A 16-bit 250-MS/s IF Sampling Pipelined ADC With Background Calibration.A. Ali, A. Morgan, C. Dillon, G. Patterson, S. Puckett, P. Bhoraskar, H. Dinc, M. Hensley, R. Stop, S. Bardsley und 4 andere Autor(en). J. Solid-State Circuits, 45 (12): 2602-2612 (2010)Correction of operational amplifier gain error in pipelined A/D converters.A. Ali, und K. Nagaraj. ISCAS (1), Seite 568-571. IEEE, (2001)Guest Editorial Introduction to the Special Issue on the 2022 IEEE International Solid-State Circuits Conference (ISSCC)W. Wu, H. Ito, J. Anders, A. Ali, und G. Pillonnet. IEEE journal of solid state circuits, 57 (12): 3509-3513 (2022)A 14 Bit 1 GS/s RF Sampling Pipelined ADC With Background Calibration.A. Ali, H. Dinc, P. Bhoraskar, C. Dillon, S. Puckett, B. Gray, C. Speir, J. Lanford, J. Brunsilius, P. Derounian und 4 andere Autor(en). J. Solid-State Circuits, 49 (12): 2857-2867 (2014)A 16b 250MS/s IF-sampling pipelined A/D converter with background calibration.A. Ali, A. Morgan, C. Dillon, G. Patterson, S. Puckett, M. Hensley, R. Stop, P. Bhoraskar, S. Bardsley, D. Lattimore und 3 andere Autor(en). ISSCC, Seite 292-293. IEEE, (2010)