Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimizing power and performance for reliable on-chip networks., , , , , und . ASP-DAC, Seite 431-436. IEEE, (2010)21st Century Computer Architecture., , , , , , , , , und . CoRR, (2016)Optimising power efficiency in trace cache fetch unit., , , und . IET Computers & Digital Techniques, 1 (4): 334-348 (2007)Design Space Exploration for 3-D Cache., , , , und . IEEE Trans. VLSI Syst., 16 (4): 444-455 (2008)The Arithmetic Cube., und . IEEE Trans. Computers, 36 (11): 1342-1348 (1987)Area Time Trade-Offs in Micro-Grain VLSI Array Architectures., , und . IEEE Trans. Computers, 43 (10): 1121-1128 (1994)A Two-Dimensional, Distributed Logic Architecture., und . IEEE Trans. Computers, 40 (10): 1094-1101 (1991)Polynomial Time Testability of Circuits Generated by Input Decomposition., , und . IEEE Trans. Computers, 43 (2): 201-210 (1994)An edge-based heuristic for Steiner routing., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 13 (12): 1563-1568 (1994)Inverse discrete cosine transform architecture exploiting sparseness and symmetry properties., , und . IEEE Trans. Circuits Syst. Video Techn., 16 (5): 655-662 (2006)