Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

TriMedia CPU64 Architecture., , , , , , , , , und . ICCD, Seite 586-592. IEEE Computer Society, (1999)Enhanced reduced pin-count test for full-scan design., , , und . ITC, Seite 738-747. IEEE Computer Society, (2001)A distributed virtual computer security lab with central authority., , , und . CSERC, Seite 89-95. ACM, (2011)Efficient Pattern Mapping for Deterministic Logic BIST., , , , , und . ITC, Seite 48-56. IEEE Computer Society, (2004)X-Masking During Logic BIST and Its Impact on Defect Coverage., , , , , , , und . ITC, Seite 442-451. IEEE Computer Society, (2004)ATPG Padding And ATE Vector Repeat Per Port For Reducing Test Data Volume., , , , und . ITC, Seite 1069-1078. IEEE Computer Society, (2003)Application of deterministic logic BIST on industrial circuits., , , und . ITC, Seite 105-114. IEEE Computer Society, (2000)Behavior-Preserving Transformations for Design-for-Test., und . EUROMICRO, Seite 1193-. IEEE Computer Society, (2000)User-friendly Manual Transfer of Authenticated Online Banking Transaction Data - A Case Study that Applies the What You Enter Is What You Sign Transaction Authorization Information Scheme., , und . SECRYPT, Seite 259-270. SciTePress, (2016)Enhanced Reduced Pin-Count Test for Full-Scan Design., , , und . J. Electronic Testing, 18 (2): 129-143 (2002)