Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An 82%-efficient multiphase voltage-regulator 3D interposer with on-chip magnetic inductors.

K. Tien, N. Sturcken, N. Wang, J. woong Nah, B. Dang, E. O'Sullivan, P. Andry, M. Petracca, L. Carloni, W. Gallagher, und K. Shepard. VLSIC, Seite 192-. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhe Wang University of Stuttgart

Dr. Dongren Wang University of Stuttgart

Dr. rer. nat. Lei Wang University of Stuttgart

Yi Wang University of Stuttgart

Yao Wang University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A 2.5D Integrated Voltage Regulator Using Coupled-Magnetic-Core Inductors on Silicon Interposer.N. Sturcken, E. O'Sullivan, N. Wang, P. Herget, B. Webb, L. Romankiw, M. Petracca, R. Davies, R. Fontana, G. Decad und 5 andere Autor(en). J. Solid-State Circuits, 48 (1): 244-254 (2013)Hybrid 8-bit Floating Point (HFP8) Training and Inference for Deep Neural Networks.X. Sun, J. Choi, C. Chen, N. Wang, S. Venkataramani, V. Srinivasan, X. Cui, W. Zhang, und K. Gopalakrishnan. NeurIPS, Seite 4901-4910. (2019)Innovate Practices on CyberSecurity of Hardware Semiconductor Devices.A. Crouch, P. Levin, J. Dworak, L. Ramakrishnan, Y. Xia, C. Zhang, D. Engels, G. Evans, P. Gui, S. McWilliams und 4 andere Autor(en). VTS, Seite 1. IEEE, (2019)A 7-nm Four-Core Mixed-Precision AI Chip With 26.2-TFLOPS Hybrid-FP8 Training, 104.9-TOPS INT4 Inference, and Workload-Aware Throttling.S. Lee, A. Agrawal, J. Silberman, M. Ziegler, M. Kang, S. Venkataramani, N. Cao, B. Fleischer, M. Guillorn, M. Cohen und 34 andere Autor(en). IEEE J. Solid State Circuits, 57 (1): 182-197 (2022)Efficient AI System Design With Cross-Layer Approximate Computing.S. Venkataramani, X. Sun, N. Wang, C. Chen, J. Choi, M. Kang, A. Agarwal, J. Oh, S. Jain, T. Babinsky und 30 andere Autor(en). Proc. IEEE, 108 (12): 2232-2250 (2020)An 82%-efficient multiphase voltage-regulator 3D interposer with on-chip magnetic inductors.K. Tien, N. Sturcken, N. Wang, J. woong Nah, B. Dang, E. O'Sullivan, P. Andry, M. Petracca, L. Carloni, W. Gallagher und 1 andere Autor(en). VLSIC, Seite 192-. IEEE, (2015)A 2.5D integrated voltage regulator using coupled-magnetic-core inductors on silicon interposer delivering 10.8A/mm2.N. Sturcken, E. O'Sullivan, N. Wang, P. Herget, B. Webb, L. Romankiw, M. Petracca, R. Davies, R. Fontana, G. Decad und 5 andere Autor(en). ISSCC, Seite 400-402. IEEE, (2012)A Scalable Multi- TeraOPS Deep Learning Processor Core for AI Trainina and Inference.B. Fleischer, S. Shukla, M. Ziegler, J. Silberman, J. Oh, V. Srinivasan, J. Choi, S. Mueller, A. Agrawal, T. Babinsky und 21 andere Autor(en). VLSI Circuits, Seite 35-36. IEEE, (2018)Training Deep Neural Networks with 8-bit Floating Point Numbers.N. Wang, J. Choi, D. Brand, C. Chen, und K. Gopalakrishnan. NeurIPS, Seite 7686-7695. (2018)Accumulation Bit-Width Scaling For Ultra-Low Precision Training Of Deep Networks.C. Sakr, N. Wang, C. Chen, J. Choi, A. Agrawal, N. Shanbhag, und K. Gopalakrishnan. ICLR (Poster), OpenReview.net, (2019)