Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Scalable Test Generators for High-Speed Datapath Circuits.

H. Al-Asaad, J. Hayes, und B. Murray. J. Electronic Testing, 12 (1-2): 111-125 (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

T. Ertl

Dr. Brian Kagay University of Stuttgart

Brian Setz University of Stuttgart

T. Vietor

T. Maier

Weitere Publikationen von Autoren mit dem selben Namen

Built-in Test Pattern Generation For High-Performance Cir cuits Using Twisted-Ring Counters.K. Chakrabarty, B. Murray, und V. Iyengar. VTS, Seite 22-27. IEEE Computer Society, (1999)High-Level Test Generation for VLSI.D. Bhattacharya, B. Murray, und J. Hayes. IEEE Computer, 22 (4): 16-24 (1989)Tolerating Transient Faults in Statically Scheduled Safety-Critical Embedded Systems.N. Kandasamy, J. Hayes, und B. Murray. SRDS, Seite 212-221. IEEE Computer Society, (1999)Hierarchical Test Generation Using Precomputed Tests for Modules.B. Murray, und J. Hayes. ITC, Seite 221-229. IEEE Computer Society, (1988)Design of built-in test generator circuits using width compression.K. Chakrabarty, und B. Murray. IEEE Trans. on CAD of Integrated Circuits and Systems, 17 (10): 1044-1051 (1998)Optimal Space Compaction of Test Responses.K. Chakrabarty, B. Murray, und J. Hayes. ITC, Seite 834-843. IEEE Computer Society, (1995)Providing convincing evidence of safety in X-by-wire automotive systems.B. Czerny, J. D'Ambrosio, und B. Murray. HASE, Seite 189-192. IEEE Computer Society, (2000)Test Width Compression for Built-In Self Testing.K. Chakrabarty, J. Liu, M. Zhu, und B. Murray. ITC, Seite 328-337. IEEE Computer Society, (1997)Deterministic Built-in Pattern Generation for Sequential Circuits.V. Iyengar, K. Chakrabarty, und B. Murray. J. Electronic Testing, 15 (1-2): 97-114 (1999)Built-In Self Testing of Sequential Circuits Using Precomputed Test Sets.V. Iyengar, K. Chakrabarty, und B. Murray. VTS, Seite 418-423. IEEE Computer Society, (1998)