PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Benabdenbi, Mounir"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fault tolerant communication in 3D integrated systems.

, , und . DSN Workshops, Seite 131-135. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Benabdenbi, Mounir
Eine Person hinzufügen mit dem Namen Benabdenbi, Mounir
 

Weitere Publikationen von Autoren mit dem selben Namen

Testing TAPed cores and wrapped cores with the same test access mechanism., , und . DATE, Seite 150-155. IEEE Computer Society, (2001)Configurable serial fault-tolerant link for communication in 3D integrated systems., , , und . IOLTS, Seite 115-120. IEEE Computer Society, (2010)Fault-tolerant adaptive routing under an unconstrained set of node and link failures for many-core systems-on-chip., , , , , und . Microprocessors and Microsystems - Embedded Hardware Design, 38 (6): 620-635 (2014)CSL: Configurable Fault Tolerant Serial Links for Inter-die Communication in 3D Systems., , , und . J. Electronic Testing, 28 (1): 137-150 (2012)An in-memory monitoring database for self adaptive MP2SoCs., , , , , , , und . DASIP, Seite 97-104. IEEE, (2010)Localization of damaged resources in NoC based shared-memory MP2SOC, using a Distributed Cooperative Configuration Infrastructure., , , , und . VTS, Seite 229-234. IEEE Computer Society, (2011)Cost-efficient of a cluster in a mesh SRAM-based FPGA., , und . IOLTS, Seite 75-80. IEEE, (2014)Kth-Aggressor Fault (KAF)-based Thru-Silicon-Via Interconnect Built-In Self-Test and Diagnosis., , und . J. Electronic Testing, 28 (6): 817-829 (2012)On-the-Field Test and Configuration Infrastructure for 2-D-Mesh NoCs in Shared-Memory Many-Core Architectures., , , , und . IEEE Trans. VLSI Syst., 22 (6): 1364-1376 (2014)CAS-BUS: A Scalable and Reconfigurable Test Access Mechanism for Systems on a Chip., , und . DATE, Seite 141-145. IEEE Computer Society / ACM, (2000)