PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Anghel, Lorena"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
CSL: Configurable Fault Tolerant Serial Links for Inter-die Communication in 3D Systems.

, , , und . J. Electronic Testing, 28 (1): 137-150 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Lorena Hägele University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

New Methods for Evaluating the Impact of Single Event Transients in VDSM ICs., , und . DFT, Seite 99-107. IEEE Computer Society, (2002)Coupling Different Methodologies to Validate Obsolete Microprocessors., , , , und . DFT, Seite 250-255. IEEE Computer Society, (2004)Adaptive inter-layer message routing in 3D networks-on-chip., , und . Microprocessors and Microsystems - Embedded Hardware Design, 35 (7): 613-631 (2011)Fault-tolerant adaptive routing under an unconstrained set of node and link failures for many-core systems-on-chip., , , , , und . Microprocessors and Microsystems - Embedded Hardware Design, 38 (6): 620-635 (2014)Configurable serial fault-tolerant link for communication in 3D integrated systems., , , und . IOLTS, Seite 115-120. IEEE Computer Society, (2010)Improving the scalability of checkpoint recovery for networks-on-chip., , und . ISCAS, Seite 2793-2796. IEEE, (2008)Study of workload impact on BTI HCI induced aging of digital circuits., , , , und . DATE, Seite 1020-1021. IEEE, (2016)Multi-context non-volatile content addressable memory using magnetic tunnel junctions., , , und . NANOARCH, Seite 103-108. ACM, (2016)CNTFET Modeling and Reconfigurable Logic-Circuit Design., , , , , , , , , und 2 andere Autor(en). IEEE Trans. on Circuits and Systems, 54-I (11): 2365-2379 (2007)Hidden-Delay-Fault Sensor for Test, Reliability and Security., , , und . DATE, Seite 316-319. IEEE, (2019)