PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Capalija, Davor"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Creating High Performance Applications with Intel's FPGA OpenCL™ SDK.

, , , , und . IWOCL, Seite 11:1. ACM, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Capalija, Davor
Eine Person hinzufügen mit dem Namen Capalija, Davor
 

Weitere Publikationen von Autoren mit dem selben Namen

Flexibility: FPGAs and CAD in Deep Learning Acceleration., , , , und . ISPD, Seite 34-41. ACM, (2018)Microarchitecture of a Coarse-Grain Out-of-Order Superscalar Processor., und . IEEE Trans. Parallel Distrib. Syst., 24 (2): 392-405 (2013)Tile-based bottom-up compilation of custom mesh-of-functional-units FPGA overlays., und . FPL, Seite 1-8. IEEE, (2014)Towards Synthesis-Free JIT Compilation to Commodity FPGAs., und . FCCM, Seite 202-205. IEEE Computer Society, (2011)An OpenCL™ Deep Learning Accelerator on Arria 10., , , , und . FPGA, Seite 55-64. ACM, (2017)In-Package Domain-Specific ASICs for Intel® Stratix® 10 FPGAs: A Case Study of Accelerating Deep Learning Using TensorTile ASIC(Abstract Only)., , , , , , , , , und 1 andere Autor(en). FPGA, Seite 287. ACM, (2018)Creating High Performance Applications with Intel's FPGA OpenCL™ SDK., , , , und . IWOCL, Seite 11:1. ACM, (2017)A Multithreaded Soft Processor for SoPC Area Reduction., , , und . FCCM, Seite 131-142. IEEE Computer Society, (2006)A high-performance overlay architecture for pipelined execution of data flow graphs., und . FPL, Seite 1-8. IEEE, (2013)An OpenCL(TM) Deep Learning Accelerator on Arria 10., , , , und . CoRR, (2017)