Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Aydonat, Utku
Eine Person hinzufügen mit dem Namen Aydonat, Utku
 

Weitere Publikationen von Autoren mit dem selben Namen

Parallelization of multimedia applications on the multi-level computing architecture., und . J. Embedded Computing, 4 (3-4): 87-106 (2011)From opencl to high-performance hardware on FPGAS., , , , , , , , und . FPL, Seite 531-534. IEEE, (2012)An OpenCL(TM) Deep Learning Accelerator on Arria 10., , , , und . CoRR, (2017)In-Package Domain-Specific ASICs for Intel® Stratix® 10 FPGAs: A Case Study of Accelerating Deep Learning Using TensorTile ASIC., , , , , , , , , und 1 andere Autor(en). FPL, Seite 106-110. IEEE Computer Society, (2018)Relaxed Concurrency Control in Software Transactional Memory., und . IEEE Trans. Parallel Distrib. Syst., 23 (7): 1312-1325 (2012)A Multilevel Computing Architecture for Embedded Multimedia Applications., , , , und . IEEE Micro, 24 (3): 56-66 (2004)An OpenCL™ Deep Learning Accelerator on Arria 10., , , , und . FPGA, Seite 55-64. ACM, (2017)In-Package Domain-Specific ASICs for Intel® Stratix® 10 FPGAs: A Case Study of Accelerating Deep Learning Using TensorTile ASIC(Abstract Only)., , , , , , , , , und 1 andere Autor(en). FPGA, Seite 287. ACM, (2018)Creating High Performance Applications with Intel's FPGA OpenCL™ SDK., , , , und . IWOCL, Seite 11:1. ACM, (2017)Hardware Support for Relaxed Concurrency Control in Transactional Memory., und . MICRO, Seite 15-26. IEEE Computer Society, (2010)