Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An OpenCL(TM) Deep Learning Accelerator on Arria 10.

U. Aydonat, S. O'Connell, D. Capalija, A. Ling, und G. Chiu. CoRR, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

R. Koerner

R. Watty

Univ. -Prof. Dr. Peter Gordon Rötzel University of Stuttgart

Dipl.-Ing. Marc Riedlinger

An adaptive self-managing platform for cabin management systemsM. Riedlinger, O. Marquardt, R. Ahmadi, und R. Reichel. CEAS Aeronautical Journal, 7 (3): 483--498 (2016)

An adaptive self-managing platform for cabin management systemsM. Riedlinger, O. Marquardt, R. Ahmadi, und R. Reichel. CEAS Aeronautical Journal, 7 (3): 483--498 (2016)DIANA - Technologien für eine Energie-autarke, intelligente Kabine: Selbstadaptive Kabinenelektronik Plattform : Schlussbericht :M. Riedlinger, und R. Reichel. (2015)An adaptive middleware approach for fault-tolerant avionic systemsO. Marquardt, M. Riedlinger, R. Ahmadi, und R. Reichel. 2015 IEEE Aerospace Conference, Institute of Electrical and Electronics Engineers (IEEE), (März 2015)

Nils Rodrigues University of Stuttgart

A Visual Analytics Approach for Word Relevances in Multiple TextsN. Rodrigues, M. Burch, L. Di Silvestro, und D. Weiskopf. (2017)

Weitere Publikationen von Autoren mit dem selben Namen

The Stratix™ 10 Highly Pipelined FPGA Architecture.D. Lewis, G. Chiu, J. Chromczak, D. Galloway, B. Gamsa, V. Manohararajah, I. Milton, T. Vanderhoek, und J. Dyken. FPGA, Seite 159-168. ACM, (2016)Difficulty of predicting interconnect delay in a timing driven FPGA CAD flow.V. Manohararajah, G. Chiu, D. Singh, und S. Brown. SLIP, Seite 3-8. ACM, (2006)Mapping arbitrary logic functions into synchronous embedded memories for area reduction on FPGAs.G. Chiu, D. Singh, V. Manohararajah, und S. Brown. ICCAD, Seite 135-142. ACM, (2006)An OpenCL(TM) Deep Learning Accelerator on Arria 10.U. Aydonat, S. O'Connell, D. Capalija, A. Ling, und G. Chiu. CoRR, (2017)DLA: Compiler and FPGA Overlay for Neural Network Inference Acceleration.M. Abdelfattah, D. Han, A. Bitar, R. DiCecco, S. O'Connell, N. Shanker, J. Chu, I. Prins, J. Fender, A. Ling und 1 andere Autor(en). FPL, Seite 411-418. IEEE Computer Society, (2018)Harnessing Numerical Flexibility for Deep Learning on FPGAs.A. Ling, M. Abdelfattah, S. O'Connell, A. Bitar, D. Han, R. DiCecco, S. Subhaschandra, C. Johnson, D. Denisenko, J. Fender und 1 andere Autor(en). HEART, Seite 1:1-1:3. ACM, (2018)Flexibility: FPGAs and CAD in Deep Learning Acceleration.G. Chiu, A. Ling, D. Capalija, A. Bitar, und M. Abdelfattah. ISPD, Seite 34-41. ACM, (2018)Predicting Interconnect Delay for Physical Synthesis in a FPGA CAD Flow.V. Manohararajah, G. Chiu, D. Singh, und S. Brown. IEEE Trans. VLSI Syst., 15 (8): 895-903 (2007)An OpenCL™ Deep Learning Accelerator on Arria 10.U. Aydonat, S. O'Connell, D. Capalija, A. Ling, und G. Chiu. FPGA, Seite 55-64. ACM, (2017)Creating High Performance Applications with Intel's FPGA OpenCL™ SDK.A. Ling, U. Aydonat, S. O'Connell, D. Capalija, und G. Chiu. IWOCL, Seite 11:1. ACM, (2017)