Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Improving RO-PUF quality on FPGAs by incorporating design-dependent frequency biases.

L. Feiten, T. Martin, M. Sauer, und B. Becker. ETS, Seite 1-6. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Franziska Becker University of Stuttgart

Bernd Bertsche

Dr. -Ing. Dina Becker University of Stuttgart

Univ. -Prof. Dr. -Ing. Steffen Becker University of Stuttgart

Dr. rer. nat. Bernd Schulz University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Parallel SAT Solving in Bounded Model Checking.E. Ábrahám, T. Schubert, B. Becker, M. Fränzle, und C. Herde. J. Log. Comput., 21 (1): 5-21 (2011)Fault Models and Test Algorithms for Nanoscale Technologies (Fehlermodelle und Testalgorithmen für Nanoscale-Technologien).I. Polian, und B. Becker. it - Information Technology, 52 (4): 189-194 (2010)Binary Decision Diagrams - Theory and Implementation.R. Drechsler, und B. Becker. Springer, (1998)Proving QBF-hardness in Bounded Model Checking for Incomplete Designs.C. Miller, C. Scholl, und B. Becker. MTV, Seite 23-28. IEEE Computer Society, (2013)Bounded Model Checking of Incomplete Networks of Timed Automata.C. Miller, K. Gitina, C. Scholl, und B. Becker. MTV, Seite 61-66. IEEE Computer Society, (2010)On the quality of test vectors for post-silicon characterization.M. Sauer, A. Czutro, B. Becker, und I. Polian. European Test Symposium, Seite 1-6. IEEE Computer Society, (2012)Selective Hardening in Early Design Steps.C. Zoellin, H. Wunderlich, I. Polian, und B. Becker. European Test Symposium, Seite 185-190. IEEE Computer Society, (2008)Improving RO-PUF quality on FPGAs by incorporating design-dependent frequency biases.L. Feiten, T. Martin, M. Sauer, und B. Becker. ETS, Seite 1-6. IEEE, (2015)Improving test pattern generation in presence of unknown values beyond restricted symbolic logic.K. Scheibler, D. Erb, und B. Becker. ETS, Seite 1-6. IEEE, (2015)Automatic test pattern generation for resistive bridging faults.P. Engelke, I. Polian, M. Renovell, und B. Becker. European Test Symposium, Seite 160-165. IEEE Computer Society, (2004)