Autor der Publikation

Integrating Scan Design and Soft Error Correction in Low-Power Applications.

, , und . IOLTS, Seite 59-64. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient multi-level fault simulation of HW/SW systems for structural faults., , , , , , , und . SCIENCE CHINA Information Sciences, 54 (9): 1784-1796 (2011)Enabling pervasive encryption through IBM Z stack innovations., , , , , , , , , und 6 andere Autor(en). IBM Journal of Research and Development, 62 (2/3): 2 (2018)Test exploration and validation using transaction level models., , , , , , , und . DATE, Seite 1250-1253. IEEE, (2009)Efficient fault simulation on many-core processors., , , und . DAC, Seite 380-385. ACM, (2010)Programmable deterministic Built-In Self-Test., , , , , , und . ITC, Seite 1-9. IEEE Computer Society, (2007)Blue Gene/L compute chip: Synthesis, timing, and physical design., , , , , , , , , und 2 andere Autor(en). IBM Journal of Research and Development, 49 (2-3): 277-288 (2005)A Refined Electrical Model for Particle Strikes and its Impact on SEU Prediction., , , , , und . DFT, Seite 50-58. IEEE Computer Society, (2007)Concurrent Self-Test with Partially Specified Patterns for Low Test Latency and Overhead., , und . European Test Symposium, Seite 53-58. IEEE Computer Society, (2009)System reliability evaluation using concurrent multi-level simulation of structural faults., , , , , , , und . ITC, Seite 817. IEEE Computer Society, (2010)Efficient Concurrent Self-Test with Partially Specified Patterns., , und . J. Electronic Testing, 26 (5): 581-594 (2010)